JPH0453109B2 - - Google Patents
Info
- Publication number
- JPH0453109B2 JPH0453109B2 JP13641085A JP13641085A JPH0453109B2 JP H0453109 B2 JPH0453109 B2 JP H0453109B2 JP 13641085 A JP13641085 A JP 13641085A JP 13641085 A JP13641085 A JP 13641085A JP H0453109 B2 JPH0453109 B2 JP H0453109B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- layer
- emitter
- collector
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000605 extraction Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 30
- 238000005530 etching Methods 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波特性に優れたバイポーラトラン
ジスタの製造方法に関するものである。
ジスタの製造方法に関するものである。
従来の技術
従来のバイポーラトランジスタの代表的構造を
第５図に示す。図において、１２はｎ型シリコン
基板、１３はエピタキシヤル成長によつてその上
に設けられたｎ＋型コレクタ、１４は拡散によつ
て設けられたｐ型ベース、１５は拡散または合金
によつて設けられたｎ型エミツタ、１６はコレク
タ電極、１７はベース電極、１８はエミツタ電極
である。
第５図に示す。図において、１２はｎ型シリコン
基板、１３はエピタキシヤル成長によつてその上
に設けられたｎ＋型コレクタ、１４は拡散によつ
て設けられたｐ型ベース、１５は拡散または合金
によつて設けられたｎ型エミツタ、１６はコレク
タ電極、１７はベース電極、１８はエミツタ電極
である。
これはnpnトランジスタであるが、pnpトラン
ジスタでも同様に構成することができる。
ジスタでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンを
用いて、エミツタ、ベース、コレクタを形成して
いる。
用いて、エミツタ、ベース、コレクタを形成して
いる。
ところで高周波特性に関係するトランジスタの
動作速度は、電子の走行時間に依存する。特にベ
ース走行時間が重要であり、ベース長が短いほど
動作速度は早くなる。したがつてベース長が短い
ほど望ましいわけであるが、このような構造で、
良好なオーミツクコンタクトをとりながら、ベー
ス長を1000〓以下にすることは実際問題としてプ
ロセス的に極めてむつかしい。
動作速度は、電子の走行時間に依存する。特にベ
ース走行時間が重要であり、ベース長が短いほど
動作速度は早くなる。したがつてベース長が短い
ほど望ましいわけであるが、このような構造で、
良好なオーミツクコンタクトをとりながら、ベー
ス長を1000〓以下にすることは実際問題としてプ
ロセス的に極めてむつかしい。
ところで、エミツタをベースよりも禁制帯エネ
ルギー幅の大きい半導体を用いて形成（ヘテロ接
合バイポーラトランジスタ）すると、非常に高い
電流利得の得られることが知られている。これは
材料を適当に選ぶことにより、エミツタ−ベース
接合部のバンド構造を、電子に対してはあまり障
壁にならず、ホールに対して大きな障壁となるよ
うに構成できることによる。その代表的な例は、
エミツタにAlxGa1-xAsを、ベースとコレクタに
GaAsを用いたものである。
ルギー幅の大きい半導体を用いて形成（ヘテロ接
合バイポーラトランジスタ）すると、非常に高い
電流利得の得られることが知られている。これは
材料を適当に選ぶことにより、エミツタ−ベース
接合部のバンド構造を、電子に対してはあまり障
壁にならず、ホールに対して大きな障壁となるよ
うに構成できることによる。その代表的な例は、
エミツタにAlxGa1-xAsを、ベースとコレクタに
GaAsを用いたものである。
更にこのような構造とすることにより、高周波
特性がいちじるしく改善されることが知られてい
る。バイポーラトランジスタの最大遮断周波数
Fcは Fc＝√１（8） (1) Rb；ベース抵抗 Cc；コレクタ容量 であらわされる。エミツタをベースよりも禁制帯
エネルギーの大きい半導体を用いて形成すると、
前述の如く、材料を適当に選ぶことにより、エミ
ツタ−ベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな
障壁となるように構成できる。そのため、ベース
のキヤリア濃度（ホール濃度）を非常に高くする
ことができる。したがつて、ベース抵抗を極端に
小さくすることができ、その結果として最大遮断
周波数Fcの非常に大きな値が得られるものであ
る。しかしベース長を短くすることは、このまま
では困難であり、そのために高周波特性の充分優
れたものが得られていない。
特性がいちじるしく改善されることが知られてい
る。バイポーラトランジスタの最大遮断周波数
Fcは Fc＝√１（8） (1) Rb；ベース抵抗 Cc；コレクタ容量 であらわされる。エミツタをベースよりも禁制帯
エネルギーの大きい半導体を用いて形成すると、
前述の如く、材料を適当に選ぶことにより、エミ
ツタ−ベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな
障壁となるように構成できる。そのため、ベース
のキヤリア濃度（ホール濃度）を非常に高くする
ことができる。したがつて、ベース抵抗を極端に
小さくすることができ、その結果として最大遮断
周波数Fcの非常に大きな値が得られるものであ
る。しかしベース長を短くすることは、このまま
では困難であり、そのために高周波特性の充分優
れたものが得られていない。
第６図は、このベース電極の取り出しを改良し
た従来例（特公昭55−9830号公報）である。図に
おいて、１９はｎ型GaAs基板、２０はコレクタ
を形成するｎ型GaAs、２１はベースを形成する
ｐ型GaAs、２２はエミツタを形成するｎ型Alx
Ga1-xAs、２３はベース電極取り出しのためのｐ
型AlxGa1-xAs、２４はコレクタ電極、２５はベ
ース電極、２６はエミツタ電極である。
た従来例（特公昭55−9830号公報）である。図に
おいて、１９はｎ型GaAs基板、２０はコレクタ
を形成するｎ型GaAs、２１はベースを形成する
ｐ型GaAs、２２はエミツタを形成するｎ型Alx
Ga1-xAs、２３はベース電極取り出しのためのｐ
型AlxGa1-xAs、２４はコレクタ電極、２５はベ
ース電極、２６はエミツタ電極である。
まず１９のGaAs基板上に、液相エピタキシヤ
ル法により、２０，２１，２２の各層を形成す
る。つぎにメサエツチングにより、２０のコレク
タ層の一部を露出させ、その部分に再び液相エピ
タキシヤルによつて２３のベース電極取り出しの
ためのｐ型AlxGa1-xAs層を形成しそれぞれに電
極を形成したものである。
ル法により、２０，２１，２２の各層を形成す
る。つぎにメサエツチングにより、２０のコレク
タ層の一部を露出させ、その部分に再び液相エピ
タキシヤルによつて２３のベース電極取り出しの
ためのｐ型AlxGa1-xAs層を形成しそれぞれに電
極を形成したものである。
しかしこのような方法では、最初に形成した２
１のｐ型GaAsベース層と、後から形成した２３
のｐ型AlxGa1-xAsベース電極取り出し層との間
にエネルギーギヤツプと再成長時に形成されてし
まつた界面の電子トラツプが存在するために、ベ
ース抵抗をそれほどひくくすることができず、実
質上1000Å以下のベース長を得ることはできなか
つた。
１のｐ型GaAsベース層と、後から形成した２３
のｐ型AlxGa1-xAsベース電極取り出し層との間
にエネルギーギヤツプと再成長時に形成されてし
まつた界面の電子トラツプが存在するために、ベ
ース抵抗をそれほどひくくすることができず、実
質上1000Å以下のベース長を得ることはできなか
つた。
発明が解決しようとする問題点
このような従来の構成では、ベース長の短い素
子を得ることが困難であり、高周波特性の充分優
れたものが得られない。
子を得ることが困難であり、高周波特性の充分優
れたものが得られない。
本発明はかかる点に鑑みなされたもので、ベー
ス電極の取り出しの容易さをたもつたまま、極め
てベース長が短くできる構造を提供することを目
的としている。
ス電極の取り出しの容易さをたもつたまま、極め
てベース長が短くできる構造を提供することを目
的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、あらかじ
め厚いベース電極取り出し層を形成しておき、エ
ツチングによつてその一部を除去したのち、極め
て薄いベース層を分子線エピタキシーなどのエピ
タキシヤル成長技術を用いて再成長し、その上に
エミツタ層を成長させることによつて、ベース電
極の取り出しの容易さを保つたまま、ベース長の
極めて短い構造を提供するものである。
め厚いベース電極取り出し層を形成しておき、エ
ツチングによつてその一部を除去したのち、極め
て薄いベース層を分子線エピタキシーなどのエピ
タキシヤル成長技術を用いて再成長し、その上に
エミツタ層を成長させることによつて、ベース電
極の取り出しの容易さを保つたまま、ベース長の
極めて短い構造を提供するものである。
作 用
本発明は上記した構造により、ベース長が極め
て短いので高周波特性が改善される。
て短いので高周波特性が改善される。
実施例
第１図は本発明の構造の一実施例を示したもの
である。第１図において、１は半絶縁性GaAs基
板、２はｎ＋型GaAsコレクタ１層（電極取り出
し層）、３はｎ型GaAsコレクタ２層、４はｐ型
GaAsベース１層（電極取り出し層）、５はｐ型
GaAsベース２層、６はｎ型AlxGa1-xAsエミツタ
１層（ｘ＝0.3）、７はｎ＋型GaAsエミツタ２層
（電極取り出し層）、８はコレクタ電極、９はベー
ス電極、１０はエミツタ電極である。
である。第１図において、１は半絶縁性GaAs基
板、２はｎ＋型GaAsコレクタ１層（電極取り出
し層）、３はｎ型GaAsコレクタ２層、４はｐ型
GaAsベース１層（電極取り出し層）、５はｐ型
GaAsベース２層、６はｎ型AlxGa1-xAsエミツタ
１層（ｘ＝0.3）、７はｎ＋型GaAsエミツタ２層
（電極取り出し層）、８はコレクタ電極、９はベー
ス電極、１０はエミツタ電極である。
各層の厚みは、１の半絶縁性GaAs基板が400μ
ｍ、２のｎ＋型GaAsコレクタ１層が4000Å、３
のｎ型GaAsコレクタ２層が2000Å、４のｐ型
GaAsベース１層5000Å、５のｐ型GaAsベース
２層が400Å、６のｎ型AlxGa1-xAsエミツタ１層
は1500Å、７の電極取り出し用ｎ＋型GaAsエミ
ツタ２層は1500Åである。２〜７の各層は、分子
線エピタキシー（MBE）によつて形成された。
ｍ、２のｎ＋型GaAsコレクタ１層が4000Å、３
のｎ型GaAsコレクタ２層が2000Å、４のｐ型
GaAsベース１層5000Å、５のｐ型GaAsベース
２層が400Å、６のｎ型AlxGa1-xAsエミツタ１層
は1500Å、７の電極取り出し用ｎ＋型GaAsエミ
ツタ２層は1500Åである。２〜７の各層は、分子
線エピタキシー（MBE）によつて形成された。
次に本実施例の素子の製造方法について述べ
る。第２図に示すように、まず１の半絶縁性
GaAs基板の上に分子線エピタキシーにより、２
〜４の各層を所定の厚みに形成した。次に通常の
ホトリソグラフイー法によりレジストマスクを形
成し、このレジストマスクによつて、第３図に示
すように、４のｐ型GaAsベース１層の一部をエ
ツチングして、３のコレクタ２層の一部を露出さ
せた。この場合エツチングは第３図の点線で示し
たように、コレクタ層内まですすんでもかまわな
い。GaAsのエツチングは、H2SO4−H2O2−
H2O混合液を用いて行なつた。GaAs基板とし
て、（001）を用いることにより、〔110〕方向から
見て第３図に示すような逆台形の形にエツチング
部を形成することができた。
る。第２図に示すように、まず１の半絶縁性
GaAs基板の上に分子線エピタキシーにより、２
〜４の各層を所定の厚みに形成した。次に通常の
ホトリソグラフイー法によりレジストマスクを形
成し、このレジストマスクによつて、第３図に示
すように、４のｐ型GaAsベース１層の一部をエ
ツチングして、３のコレクタ２層の一部を露出さ
せた。この場合エツチングは第３図の点線で示し
たように、コレクタ層内まですすんでもかまわな
い。GaAsのエツチングは、H2SO4−H2O2−
H2O混合液を用いて行なつた。GaAs基板とし
て、（001）を用いることにより、〔110〕方向から
見て第３図に示すような逆台形の形にエツチング
部を形成することができた。
次にレジストをアセトンで除去し、分子線エピ
タキシーにより、400Åのｐ形GaAsベース２層
および1500Åのｎ型AlxGa1-xAsエミツタ１層、
1500Åのｎ＋型GaAsエミツタ２層を第４図に示
すように再成長させた。
タキシーにより、400Åのｐ形GaAsベース２層
および1500Åのｎ型AlxGa1-xAsエミツタ１層、
1500Åのｎ＋型GaAsエミツタ２層を第４図に示
すように再成長させた。
次にホトリソグラフイー法によつて、該ベース
１層（電極取り出し層）のある部分の一部を
H2SO4−H2O2−H2O混合液を用いてエツチング
し、ベース２ないし１層およびコレクタ１層の一
部を露出させた。
１層（電極取り出し層）のある部分の一部を
H2SO4−H2O2−H2O混合液を用いてエツチング
し、ベース２ないし１層およびコレクタ１層の一
部を露出させた。
次に、レジスト部をアセトンで除去し、通常の
ホトリソグラフイーおよび真空蒸着および熱処理
技術により、該ベース１層のない部分に１０のエ
ミツタ電極を、露出させたベース、コレクタ層
に、それぞれ９，８のベース電極、コレクタ電極
を形成した。
ホトリソグラフイーおよび真空蒸着および熱処理
技術により、該ベース１層のない部分に１０のエ
ミツタ電極を、露出させたベース、コレクタ層
に、それぞれ９，８のベース電極、コレクタ電極
を形成した。
本実施例の構造のベース長は、400Åを極めて
短い。バイポーラトランジスタの電子の走行時間
tsは、近似的に以下のように表わされることが知
られている。
短い。バイポーラトランジスタの電子の走行時間
tsは、近似的に以下のように表わされることが知
られている。
ts＝（５／２）Rb・Cc＋（Rb／RL）・tb
＋（3Cc＋CL）RL (2)
RL；負荷抵抗
tb；ベース走行時間
Cc；負荷容量
一方、ベース走行時間は
tb＝Lb／Ve (3)
Lb；ベース長
Ve；ベースにおける電子の速度
で与えられる。
本実施例では、ヘテロ接合バイポーラトランジ
スタの特徴を生かして、ベース領域のキヤリア濃
度を極めて高くできる（実施例では１・1019／cm3
のキヤリア濃度を用いた）ため、ベース抵抗Rb
は極めて小さい。更にベース長Lbを400Åという
極めて短い長さに形成しても、容易にベース電極
が形成できるため最大遮断周波数の極めて高い高
周波特性に優れたトランジスタを得ることができ
る。本実施例で得られたヘテロ接合トランジスタ
は予想されたように以下の特徴を示した。まず
400Åという非常に薄いベースに良好なオーミツ
ク電極を形成することができた。そのためベース
走行時間が短くなつたことから、同一エミツタ、
ベース、コレクタ寸法の場合、従来のものに比べ
て高周波特性が非常に向上した。
スタの特徴を生かして、ベース領域のキヤリア濃
度を極めて高くできる（実施例では１・1019／cm3
のキヤリア濃度を用いた）ため、ベース抵抗Rb
は極めて小さい。更にベース長Lbを400Åという
極めて短い長さに形成しても、容易にベース電極
が形成できるため最大遮断周波数の極めて高い高
周波特性に優れたトランジスタを得ることができ
る。本実施例で得られたヘテロ接合トランジスタ
は予想されたように以下の特徴を示した。まず
400Åという非常に薄いベースに良好なオーミツ
ク電極を形成することができた。そのためベース
走行時間が短くなつたことから、同一エミツタ、
ベース、コレクタ寸法の場合、従来のものに比べ
て高周波特性が非常に向上した。
本実施例では、ベース長として400Åの例を示
したが、分子線エピタキシー技術を用いれば更に
薄くすることが可能である。そのほかに、例え
ば、有機金属化学気相成長（MO−CVD）法を
用いても同様の薄いベースを作成することができ
る。
したが、分子線エピタキシー技術を用いれば更に
薄くすることが可能である。そのほかに、例え
ば、有機金属化学気相成長（MO−CVD）法を
用いても同様の薄いベースを作成することができ
る。
また本実施例では、半導体としてGaAs−Alx
Ga1-xAsを用いたが、他の半導体材料、例えば
InP−InGaAsP等を用いても作成することができ
る。またAl濃度として、ｘ＝0.3を用いたが、こ
れは０〜１の範囲で任意に選ぶことができる。
Ga1-xAsを用いたが、他の半導体材料、例えば
InP−InGaAsP等を用いても作成することができ
る。またAl濃度として、ｘ＝0.3を用いたが、こ
れは０〜１の範囲で任意に選ぶことができる。
本実施例では、−化合物半導体を用いた
が、シリコン（Si）を用いても分子線エピタキシ
ーにより同様のプロセスを用いて、ベース長400
Åのバイポーラトランジスタを得ることができ
た。得られたSiバイポーラトランジスタも優れた
高周波特性を示した。
が、シリコン（Si）を用いても分子線エピタキシ
ーにより同様のプロセスを用いて、ベース長400
Åのバイポーラトランジスタを得ることができ
た。得られたSiバイポーラトランジスタも優れた
高周波特性を示した。
本実施例では、エミツタ、コレクタをｎ型に、
ベースをｐ型にしたが、エミツタ、コレクタをｐ
型に、ベースをｎ型にすることができる。
ベースをｐ型にしたが、エミツタ、コレクタをｐ
型に、ベースをｎ型にすることができる。
発明の効果
以上従べた如く、本発明は、ベース電極の取り
出しの容易さを保つたまま、ベース長を著しく短
くすることにより、高周波特性に優れたバイポー
ラトランジスタを、提供するものである。
出しの容易さを保つたまま、ベース長を著しく短
くすることにより、高周波特性に優れたバイポー
ラトランジスタを、提供するものである。
第１図は本発明の一実施例を示す図、第２図〜
第４図は本発明の構造を実現するための製造途中
の構造を示す図、第５図は従来のバイポーラトラ
ンジスタの構造を示す図、第６図は従来のヘテロ
接合トランジスタの構造を示す図である。 １……半絶縁性GaAs基板、２……ｎ＋GaAs
コレクタ１層（電極取り出し層）、３……ｎ型
GaAsコレクタ２層、４……ｐ型GaAsベース１
層（電極取り出し層）、５……ｐ型GaAsベース
２層、６……ｎ型AlxGa1-xAsエミツタ１層、７
……ｎ＋GaAsコレクタ２層（電極取り出し層）、
８……コレクタ電極、９……ベース電極、１０…
…エミツタ電極、１１……レジスト。
第４図は本発明の構造を実現するための製造途中
の構造を示す図、第５図は従来のバイポーラトラ
ンジスタの構造を示す図、第６図は従来のヘテロ
接合トランジスタの構造を示す図である。 １……半絶縁性GaAs基板、２……ｎ＋GaAs
コレクタ１層（電極取り出し層）、３……ｎ型
GaAsコレクタ２層、４……ｐ型GaAsベース１
層（電極取り出し層）、５……ｐ型GaAsベース
２層、６……ｎ型AlxGa1-xAsエミツタ１層、７
……ｎ＋GaAsコレクタ２層（電極取り出し層）、
８……コレクタ電極、９……ベース電極、１０…
…エミツタ電極、１１……レジスト。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の上にコレクタ層を形成した後、
その上にベースと同一導電型のベース電極取り出
し層を形成し、次に該ベース電極取り出し層の一
部をエツチングして、該コレクタ層の一部を露出
させた後、その上にベース層、エミツタ層を順次
エピタキシヤル成長させ、次に該ベース電極取り
出し層のない部分に形成された該エミツタ層の上
に、エミツタ電極を、また該ベース電極取り出し
層のある部分の一部をエツチングして、該ベース
層、該コレクタ層の一部を露出させ、それぞれに
ベース電極、コレクタ電極を形成したことを特徴
とするバイポーラトランジスタの製造方法。 ２ 少なくともエミツタの禁制帯エネルギー幅が
ベースの禁制帯エネルギー幅よりも大きいことを
特徴とする特許請求の範囲第１項記載のバイポー
ラトランジスタの製造方法。 ３ −化合物半導体を用いたことを特徴とす
る特許請求の範囲第１項記載のバイポーラトラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13641085A JPS61294861A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13641085A JPS61294861A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61294861A JPS61294861A (ja) | 1986-12-25 |
| JPH0453109B2 true JPH0453109B2 (ja) | 1992-08-25 |
Family
ID=15174508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13641085A Granted JPS61294861A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294861A (ja) |
-
1985
- 1985-06-21 JP JP13641085A patent/JPS61294861A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61294861A (ja) | 1986-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPH0452627B2 (ja) | ||
| JPH0453108B2 (ja) | ||
| JPH0453109B2 (ja) | ||
| JPH0575170B2 (ja) | ||
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0453107B2 (ja) | ||
| JPH0453110B2 (ja) | ||
| JPH0575169B2 (ja) | ||
| JPH0453106B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPH0577172B2 (ja) | ||
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0577174B2 (ja) | ||
| JPH0821588B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPS61203675A (ja) | 半導体装置 | |
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 |