JPS61294861A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS61294861A JPS61294861A JP13641085A JP13641085A JPS61294861A JP S61294861 A JPS61294861 A JP S61294861A JP 13641085 A JP13641085 A JP 13641085A JP 13641085 A JP13641085 A JP 13641085A JP S61294861 A JPS61294861 A JP S61294861A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- electrode
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波特性に優れたバイポーラトランジスタの
製造方法に関するものである。
製造方法に関するものである。
従来の技術
従来のバイポーラトランジスタの代表的構造を第6図に
示す。図において、12はn型シリコン基板、13はエ
ピタキシャル成長によってその上に設けられたn十型コ
レクタ、14は拡散によって設けられたp型ベース、1
5は拡散または合金によって設けられたn型エミッタ、
1eはコレクタ電極、17はベース電極、18はエミッ
タ電極である。
示す。図において、12はn型シリコン基板、13はエ
ピタキシャル成長によってその上に設けられたn十型コ
レクタ、14は拡散によって設けられたp型ベース、1
5は拡散または合金によって設けられたn型エミッタ、
1eはコレクタ電極、17はベース電極、18はエミッ
タ電極である。
これはnpnトランジスタであるが、pnpl−ランジ
スタでも同様に構成することができる。
スタでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ、ベース、コレクタを形成している。
エミッタ、ベース、コレクタを形成している。
ところで高周波特性に関係するトランジスタの動作速度
は、電子の走行時間に依存する。特にベース走行時間が
重要であり、ベース長が短いほど動作速度は早くなる。
は、電子の走行時間に依存する。特にベース走行時間が
重要であり、ベース長が短いほど動作速度は早くなる。
したがってベース長が短いほど望ましいわけであるが、
このような構造で、良好なオーミックコンタクトをとシ
ながら、ベース長を1000Å以下にすることは実際問
題としてプロセス的に極めてむつかしい。
このような構造で、良好なオーミックコンタクトをとシ
ながら、ベース長を1000Å以下にすることは実際問
題としてプロセス的に極めてむつかしい。
ところで、エミッタをベースよシも禁制帯エネルギー幅
の大きい半導体を用いて形成(ヘテロ接合バイポーラト
ランジスタ)すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあまシ障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタにム1xGa1−xASヲ、ベースとコレクタ
にGa Asを用いたものである。
の大きい半導体を用いて形成(ヘテロ接合バイポーラト
ランジスタ)すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあまシ障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタにム1xGa1−xASヲ、ベースとコレクタ
にGa Asを用いたものである。
更にこのような構造とすることによシ、高周波特性がい
ちじるしく改善されることが知られている。バイポーラ
トランジスタの最大遮断周波数Fcは Fc =V/”ロ〒四不i丁 (1)Rb iペー
ス抵抗 CC;コレクタ容量 であられされる。エミッタをベースよシも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターベース接合部
のバンド構造を、電子に対してはあまシ障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度(ホール濃度)を非常に
高くすることができる。しだがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Fcの非常に大きな値が得られるものである。しかし
ベース長を短くすることは、このままでは困難であり、
そのために高周波特性の充分優れたものが得られていな
い。
ちじるしく改善されることが知られている。バイポーラ
トランジスタの最大遮断周波数Fcは Fc =V/”ロ〒四不i丁 (1)Rb iペー
ス抵抗 CC;コレクタ容量 であられされる。エミッタをベースよシも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターベース接合部
のバンド構造を、電子に対してはあまシ障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度(ホール濃度)を非常に
高くすることができる。しだがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Fcの非常に大きな値が得られるものである。しかし
ベース長を短くすることは、このままでは困難であり、
そのために高周波特性の充分優れたものが得られていな
い。
第6図は、このベース電極の取り出しを改良した従来例
(特公昭55−9830号公報)である。
(特公昭55−9830号公報)である。
図において、19はn型Ga As基板、2oはコレク
タを形成するn型GaAs、21はベースを形成するp
型GaAs、22はエミッタを形成するn聖人4xCa
1.As 、 23はベース電極取り出しのだめのp
型Al、CG&1−xAs % 24はコレクタ電極、
25はベース電極、26はエミッタ電極である。
タを形成するn型GaAs、21はベースを形成するp
型GaAs、22はエミッタを形成するn聖人4xCa
1.As 、 23はベース電極取り出しのだめのp
型Al、CG&1−xAs % 24はコレクタ電極、
25はベース電極、26はエミッタ電極である。
まず19のGa As基板上に、液相エピタキシャル法
により、20,21.22の各層を形成する。
により、20,21.22の各層を形成する。
つぎにメサエッチングによJ)、20のコレクタ層の一
部を露出させ、その部分に再び液相エピタキシャルによ
って23のベース電極取り出しのだめのp型ム1xGI
L1−xAs層を形成しそれぞれに電極を形成したもの
である。
部を露出させ、その部分に再び液相エピタキシャルによ
って23のベース電極取り出しのだめのp型ム1xGI
L1−xAs層を形成しそれぞれに電極を形成したもの
である。
しかしこのような方法では、最初に形成した21のp型
Ga Asベース層と、後から形成した23のp型A
Nx Ga 1x A sベース電極取り出し層との間
にエネルギーギャップと再成長時に形成されてしまった
界面の電子トラップが存在するために、ベース抵抗をそ
れほどひくくすることができず、実質上100oÅ以下
のベース長を得ることはできなかった。
Ga Asベース層と、後から形成した23のp型A
Nx Ga 1x A sベース電極取り出し層との間
にエネルギーギャップと再成長時に形成されてしまった
界面の電子トラップが存在するために、ベース抵抗をそ
れほどひくくすることができず、実質上100oÅ以下
のベース長を得ることはできなかった。
発明が解決しようとする問題点
このような従来の構成では、ベース長の短い素子を得る
ことが困難であり、高周波特性の充分優れたものが得ら
れない。
ことが困難であり、高周波特性の充分優れたものが得ら
れない。
本発明はかかる点に鑑みなされたもので、ベース電極の
取シ出しの容易さをたもったまま、極めてベース長が短
くできる構造を提供することを目的としている。
取シ出しの容易さをたもったまま、極めてベース長が短
くできる構造を提供することを目的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、あらかじめ厚いベ
ース電極取り出し層を形成しておき、エツチングによっ
てその一部を除去したのち、極めて薄いベース層を分子
線エピタキシーなどのエピタキシャル成長技術を用いて
再成長し、その上にエミッタ層を成長させることによっ
て、ベース電極の取シ出しの容易さを保ったまま、ベー
ス長の極めて短い構造を提供するものである。
ース電極取り出し層を形成しておき、エツチングによっ
てその一部を除去したのち、極めて薄いベース層を分子
線エピタキシーなどのエピタキシャル成長技術を用いて
再成長し、その上にエミッタ層を成長させることによっ
て、ベース電極の取シ出しの容易さを保ったまま、ベー
ス長の極めて短い構造を提供するものである。
作用
本発明は上記した構造により、ベース長が極めて短いの
で高周波特性が改善される。
で高周波特性が改善される。
実施例
第1図は本発明の構造の一実施例を示したものである。
第1図において、1は半絶縁性GaムS基板、2はn十
型Ga Asコレクタ1層(電極取り出し層)、3はn
型Ga Asコレクタ2層、4はp型Gapsベース1
層(電極取り出し層)、6はp型G&人Sペース2層、
6はn型ム!xGIL1−xASエミッタ1層(X=0
.3)、7はn+型Q4ABxミッタ2層(電極取り出
し層)、8はコレクタ電極、9はベース電極、10はエ
ミッタ電極である。
型Ga Asコレクタ1層(電極取り出し層)、3はn
型Ga Asコレクタ2層、4はp型Gapsベース1
層(電極取り出し層)、6はp型G&人Sペース2層、
6はn型ム!xGIL1−xASエミッタ1層(X=0
.3)、7はn+型Q4ABxミッタ2層(電極取り出
し層)、8はコレクタ電極、9はベース電極、10はエ
ミッタ電極である。
各層の厚みは、1の半絶縁性Ga As基板が400/
”N2のn十型Ga Asコレクタ1層が4000ム、
3のn型GaAsコレクタ2層が20oO人、4のp型
G&人Sベース1層5000A15のp型GaAs ベ
ース2層が400X、6のn型ム1xGa1−xASエ
ミッタ1層は1500人、7の電極取り出し用n十型G
a Asエミッタ2層は15oOムである。
”N2のn十型Ga Asコレクタ1層が4000ム、
3のn型GaAsコレクタ2層が20oO人、4のp型
G&人Sベース1層5000A15のp型GaAs ベ
ース2層が400X、6のn型ム1xGa1−xASエ
ミッタ1層は1500人、7の電極取り出し用n十型G
a Asエミッタ2層は15oOムである。
2〜7の各層は、分子線エピタキシー(MBIC)によ
って形成された。
って形成された。
次に本実施例の素子の製造方法について述べる。
第2図に示すように、まず1の半絶縁性Ga As基板
の上に分子線エピタキシーにより、2〜4の各層を所定
の厚みに形成した。次に通常のホトリソグラフィー法に
よりレジストマスクを形成し、このレジストマスクによ
って、第3図に示すように、4のp型GaλSペース1
層の一部をエツチングして、3のコレクタ2層の一部を
露出させた。この場合エツチングは第3図の点線で示し
たように、コレクタ層内まですすんでもかまわない。G
a A!!のエツチングは、H2SO4−H2O2−)
120混合液を用いて行なった。Ga As基板として
、(001)を用いることによシ、〔11o〕方向から
見て第3図に示すような逆台形の形にエツチング部を形
成することができた。
の上に分子線エピタキシーにより、2〜4の各層を所定
の厚みに形成した。次に通常のホトリソグラフィー法に
よりレジストマスクを形成し、このレジストマスクによ
って、第3図に示すように、4のp型GaλSペース1
層の一部をエツチングして、3のコレクタ2層の一部を
露出させた。この場合エツチングは第3図の点線で示し
たように、コレクタ層内まですすんでもかまわない。G
a A!!のエツチングは、H2SO4−H2O2−)
120混合液を用いて行なった。Ga As基板として
、(001)を用いることによシ、〔11o〕方向から
見て第3図に示すような逆台形の形にエツチング部を形
成することができた。
次にレジストをアセトンで除去し、分子線エピタキシー
によシ、400Aのp型GaAs ヘ−7,2層および
1000人のn型ム1xG2L1−xASエミッタ1層
、16oOxのn十型GaAsエミ、、夕2層を第4図
に示すように再成長させた。
によシ、400Aのp型GaAs ヘ−7,2層および
1000人のn型ム1xG2L1−xASエミッタ1層
、16oOxのn十型GaAsエミ、、夕2層を第4図
に示すように再成長させた。
次にホトリソグラフィー法によって、該ベース1層(電
極取り出し層)のある部分の一部をu2so4− H2
O2−H20混合液を用いテエッチングし、ベース2な
いし1層およびコレクタ1層の一部を露出させた。
極取り出し層)のある部分の一部をu2so4− H2
O2−H20混合液を用いテエッチングし、ベース2な
いし1層およびコレクタ1層の一部を露出させた。
次に、レジスト部をアセトンで除去し、通常のホトリソ
グラフィーおよび真空蒸着および熱処理技術により、該
ベース1層のない部分に10のエミッタ電極を、露出さ
せたベース、コレクタ層に、それぞれ9.8のベース電
極、コレクタ電極を形成した。
グラフィーおよび真空蒸着および熱処理技術により、該
ベース1層のない部分に10のエミッタ電極を、露出さ
せたベース、コレクタ層に、それぞれ9.8のベース電
極、コレクタ電極を形成した。
本実施例の構造のベース長は、4ooXと極めて短い。
バイポーラトランジスタの電子の走行時間tsは、近似
的に以下のように表わされることが知られている。
的に以下のように表わされることが知られている。
ts = (5/2 )Rb −Cc+ (Rb/RL
) −tb+(3Cc+OL )RL (
2)RL i負荷抵抗 tb;ベース走行時間 CC;負荷容量 一方、ペース走行時間は tb : Lb/V6 (3)L
b iベース長 ve;ベースにおける電子の速度 で与えられる。
) −tb+(3Cc+OL )RL (
2)RL i負荷抵抗 tb;ベース走行時間 CC;負荷容量 一方、ペース走行時間は tb : Lb/V6 (3)L
b iベース長 ve;ベースにおける電子の速度 で与えられる。
本実施例では、ヘテロ接合バイポーラトランジスタの特
徴を生かして、ベース領域のキャリア濃度を極めて高く
できる(実施例では1・1o”/dのキャリア濃度を用
いた)ため、ベース抵抗Rbは極めて小さい。更にベー
ス長Lbを400にという極めて短い長さに形成しても
、容易にベース電極が形成できるだめ最大遮断周波数の
極めて高い高周波特性に優れたトランジスタを得ること
ができる。本実施例で得られたヘテロ接合トランジスタ
は予想されたように以下の特徴を示した。まず400A
という非常に薄いベースに良好なオーミック電極を形成
することができた。そのためペース走行時間が短くなっ
たことから、同−二ミッタ、ベース、コレクタ寸法の場
合、従来のものに比べて高周波特性が非常に向上した。
徴を生かして、ベース領域のキャリア濃度を極めて高く
できる(実施例では1・1o”/dのキャリア濃度を用
いた)ため、ベース抵抗Rbは極めて小さい。更にベー
ス長Lbを400にという極めて短い長さに形成しても
、容易にベース電極が形成できるだめ最大遮断周波数の
極めて高い高周波特性に優れたトランジスタを得ること
ができる。本実施例で得られたヘテロ接合トランジスタ
は予想されたように以下の特徴を示した。まず400A
という非常に薄いベースに良好なオーミック電極を形成
することができた。そのためペース走行時間が短くなっ
たことから、同−二ミッタ、ベース、コレクタ寸法の場
合、従来のものに比べて高周波特性が非常に向上した。
本実施例では、ベース長として400にの例を示したが
、分子線エピタキシー技術を用いれば更に薄くすること
が可能である。そのほかに、例えば、有機金属化学気相
成長(MO−CVD)法を用いても同様の薄いベースを
作成することができる。
、分子線エピタキシー技術を用いれば更に薄くすること
が可能である。そのほかに、例えば、有機金属化学気相
成長(MO−CVD)法を用いても同様の薄いベースを
作成することができる。
また本実施例では、半導体としてGaAs−ム!工Ga
1.Asを用いたが、他の半導体材料、例えばInP−
InGaAsP 等を用いても作成することができる。
1.Asを用いたが、他の半導体材料、例えばInP−
InGaAsP 等を用いても作成することができる。
また人!濃度として、!=0.3を用いたが、これは0
〜1の範囲で任意に選ぶことができる。
〜1の範囲で任意に選ぶことができる。
本実施例では、■−v化合物半導体を用いたが、シリコ
ン(Si)を用いても分子線エピタキシーによシ同様の
プロセスを用いて、ベース長400人のバイポーラトラ
ンジスタを得ることができた。
ン(Si)を用いても分子線エピタキシーによシ同様の
プロセスを用いて、ベース長400人のバイポーラトラ
ンジスタを得ることができた。
得られたSiバイポーラトランジスタも優れた高周波特
性を示しだ。
性を示しだ。
本実施例では、エミッタ、コレクタをn型に、ベースを
p型にしたが、エミッタ、コレクタ寸法型に、ベースを
n型にすることもできる。
p型にしたが、エミッタ、コレクタ寸法型に、ベースを
n型にすることもできる。
発明の効果
以上述べた如く、本発明は、ベー′ス電極の取り出しの
容易さを保ったまま、ベース長を著しく短くすることに
より、高周波特性に優れたバイポーラトランジスタを、
提供するものである。
容易さを保ったまま、ベース長を著しく短くすることに
より、高周波特性に優れたバイポーラトランジスタを、
提供するものである。
第1図は本発明の一実施例を示す図、第2図〜第4図は
本発明の構造を実現するための製造途中の構造を示す図
、第5図は従来のバイポーラトランジスタの構造を示す
図、第6図は従来のへテロ接合トランジスタの構造を示
す図である。 1・・・・・・半絶縁性Ga As基板、2・・・・・
・n + GaAsコレクタ1層(電極取り出し層)、
3・・・・・・n型Gaムsコレクタ2/L 4・・・
・・・piGaAsペース1層(電極取り出し層)、6
・・・・・・p型Ga Asベース2層、6・・・・・
・n型ム1xGa1.Asエミッタ1層、7・・・・・
・n+GaAsエミッタ2層(電極取り出し層)、8・
・・・・・コレクタ電極、9・・・・・・ベース電極、
1o・・・・・・エミッタ電極、11・・・・・・レジ
スト。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名1−
一一基5反 4−−−1−、ス 1(p!を苓鳶ヒ身にり宮し用〕5
−− ・ 2 C−−1ζブタf クー−−・ 2C電jモ取1撞L7りtt−r40=
−tJk 第2図 第3図 1f−−−よトしゾ又Y 第4図 第5図 第611
本発明の構造を実現するための製造途中の構造を示す図
、第5図は従来のバイポーラトランジスタの構造を示す
図、第6図は従来のへテロ接合トランジスタの構造を示
す図である。 1・・・・・・半絶縁性Ga As基板、2・・・・・
・n + GaAsコレクタ1層(電極取り出し層)、
3・・・・・・n型Gaムsコレクタ2/L 4・・・
・・・piGaAsペース1層(電極取り出し層)、6
・・・・・・p型Ga Asベース2層、6・・・・・
・n型ム1xGa1.Asエミッタ1層、7・・・・・
・n+GaAsエミッタ2層(電極取り出し層)、8・
・・・・・コレクタ電極、9・・・・・・ベース電極、
1o・・・・・・エミッタ電極、11・・・・・・レジ
スト。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名1−
一一基5反 4−−−1−、ス 1(p!を苓鳶ヒ身にり宮し用〕5
−− ・ 2 C−−1ζブタf クー−−・ 2C電jモ取1撞L7りtt−r40=
−tJk 第2図 第3図 1f−−−よトしゾ又Y 第4図 第5図 第611
Claims (3)
- (1)半導体基板の上にコレクタ層を形成した後、その
上にベースと同一導電型のベース電極取り出し層を形成
し、次に該ベース電極取り出し層の一部をエッチングし
て、該コレクタ層の一部を露出させた後、その上にベー
ス層、エミッタ層を順次エピタキシャル成長させ、次に
該ベース電極取り出し層のない部分に形成された該エミ
ッタ層の上に、エミッタ電極を、また該ベース電極取り
出し層のある部分の一部をエッチングして、該ベース層
、該コレクタ層の一部を露出させ、それぞれにベース電
極、コレクタ電極を形成したことを特徴とするバイポー
ラトランジスタの製造方法。 - (2)少なくともエミッタの禁制帯エネルギー幅がベー
スの禁制帯エネルギー幅よりも大きいことを特徴とする
特許請求の範囲第1項記載のバイポーラトランジスタの
製造方法。 - (3)III−V化合物半導体を用いたことを特徴とする
特許請求の範囲第1項記載のバイポーラトランジスタの
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13641085A JPS61294861A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13641085A JPS61294861A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61294861A true JPS61294861A (ja) | 1986-12-25 |
JPH0453109B2 JPH0453109B2 (ja) | 1992-08-25 |
Family
ID=15174508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13641085A Granted JPS61294861A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61294861A (ja) |
-
1985
- 1985-06-21 JP JP13641085A patent/JPS61294861A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0453109B2 (ja) | 1992-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3386207B2 (ja) | Iii−v族物質のヘテロ構造のエッチング方法 | |
JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
JP2851044B2 (ja) | 半導体装置の製造方法 | |
JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
JPS61294861A (ja) | バイポ−ラトランジスタの製造方法 | |
JPS62152165A (ja) | バイポ−ラトランジスタの製造方法 | |
JP2001230261A (ja) | 半導体装置及びその製造方法 | |
JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
JPH0453108B2 (ja) | ||
JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH02188964A (ja) | 半導体装置およびその製造方法 | |
JPS61294859A (ja) | バイポ−ラトランジスタの製造方法 | |
JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
JPH0577173B2 (ja) | ||
JPS62152164A (ja) | バイポ−ラトランジスタの製造方法 | |
JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
JPH0453110B2 (ja) | ||
JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
JPS6316666A (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
JPS6316663A (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
JPH0453106B2 (ja) | ||
JPS61189666A (ja) | 接合形トランジスタおよびその製造方法 |