JPS6316666A

JPS6316666A - セルフアラインバイポ−ラトランジスタの製造方法

Info

Publication number: JPS6316666A
Application number: JP16135086A
Authority: JP
Inventors: Kazuo Eda; 江田　和生; Masaki Inada; 稲田　雅紀; Toshimichi Oota; 順道太田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1986-07-09
Filing date: 1986-07-09
Publication date: 1988-01-23
Anticipated expiration: 2011-03-04
Also published as: JPH0821588B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は高周波特性に優れたセルファラインバイポーラ
トランジスタの製造方法に関するものである。

従来の技術従来のバイポーラトランジスタの代表的構造は、ｎ型シ
リコン基板の上に、エピタキシャル成長によって設けら
れたｎ＋コレクタと、そこに拡散によって設けられたｐ
型ベース、さらにその上に拡散または合金によって設け
ろれたｎ型エミックからなる。

この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ、ベース、コレクタを形成している。

ところで高周波特性に関係するトランジスタの動作速度
は、エミッターベースおよびベースーコレクタ接合容量
の充放電の時定数と電子のエミッターコレクタ間走行時
間に依存する。

バイポーラトランジスタの最大発振周波数ＦｍａｘはＦ　Ｌ　；　？ｉｌ流遮断周波数Ｒｂ；ベース抵抗ＣＣ；コレクタ容■ で表わされる６電流遮断周波数Ｆｔは、電子のエミッターコレクタ間走
行時間τと関係し以下のように表わされる。

Ｆｔ＝１／２πτ　　　　　　　　・・・・・・（２）
τ＝τｅ＋τｂ＋τＣ＋τｃｃ　　　−−＋３１τｅ　
（エミッタ空乏層走行時間）＝ｒｅ　（Ｃｃ＋Ｃ，ｅ＋Ｃｐ） τｂ（ベース走行時間） τＣ（コレクタ走行時間） τｃｃ　　（コレクタ空乏層充電時間）”’（Ｒｅ４−
Ｒｃ）　　（Ｃｃ＋Ｃｐ）ただし、ｒｅｄエミフタ微分抵抗Ｃｅ；エミッタ容量Ｃｐ；寄生容量ＲｅＨエミッタ抵抗ＲＣ：コレクタ抵抗で表わされる。

したがって、エミッタ抵抗、ベース抵抗、コレクタ抵抗
および接合容量が小さいほど高周波特性は向上する。

ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成したいわゆるヘテロ接合バ
イポーラトランジスタにすると、ベース抵抗を低くする
ことができ、高周波特性の優れたトランジスタの得られ
ることが知られている。

（たとえば、米国特許；２．５６９．３４７号。

米国特許：３，４１３，５３３号、米国特許；３．７８
０，３５９号）これは材料を適当に選ぶことにより、エミッターベース
接合部のバンド構造を、電子に対してはあまり障壁にな
らず、ホールに対して大きな障壁となるように構成でき
ることによる。そのため、ベースのキャリア濃度（ホー
ル濃度）を非常に高くすることができる。したがって、
ベース抵抗を極端に小さくすることができ、その結果と
して最大発振周波数Ｆ　ｌ１ａｘの非常に大きな値が得
られるものである。その代表的な例は、エミッタにＡｆ
ｘＧａ、−ＸＡｓを、ベースとコレクタにＧａＡｓを用
いたものである。

したがってエミッターベースにヘテロ接合を用いること
により、ベース抵抗をさらに下げることができる。

ベース抵抗は同じキャリア濃度であれば、ベース層が厚
いほどベース抵抗は低い。しかしベース厚みを厚くする
ことは電流遮断周波数の点から好ましくない。

ベース走行時間は、ベース厚みをキャリア速度で割った
ものであり、ベース厚みが厚いほど時間が長くなる。し
たがって、ベース層の厚みを増してベース抵抗を下げる
のは好ましくない。そこでとられる方法は、エミッタと
ベース電極の間をできるだけ短くする方法である。これ
によりベース抵抗のうち、外部ベース抵抗と呼ばれるエ
ミソターベース電極間の抵抗を下げることができる。ベ
ースの厚みが１０００人程度にまで薄くなってくると、
この外部ベース抵抗が非常に大きくなるためこの方法は
極めて有効である。

ベース電極の形成は、通常ホトリソグラフィーによって
おこなわれる。ホトリソグラフィーの精度は通常の光を
用いた場合、１．０膜ｍが実用上の限界である。電子ビ
ーム等特殊な手段を用いても、０．２５μｍが限界であ
る。

このリソグラフィーの限界を越えるために、セルファラ
インという手法がとられる。セルファラインという手法
を用いたバイポーラトランジスタの製造方法の従来例と
して、特開昭６１−４４４６１号公報がある。

この方法は以下の通りである。まずコレクタ。

ベース、エミッタをエピタキシャル成長させたのち、エ
ミッタパターンをつけ、エツチングによりベース層をだ
す。エミッタ上のレジストを残したままＡｕＺｎを蒸着
し、リフトオフでエミッタ部分のＡｕＺｎのみ除去する
。この後Ｓ　ｒ　０２膜を成長した後、エミッタ電極と
ベースのオーミック電極をリフトオフで形成するもので
ある。この方法でベース電極とエミッターベース接合の
間隔がセルフアラインメントで決定されベース抵抗は著
しく減少する。

しかしこの方法ではエミッタおよびコレクタ電極をあと
から別のマスクを用いて形成している。

そのためデバイスの最小寸法はこのエミッタ電極の幅で
きまる。各接合容量はデバイスの面積に比例する。（１
）〜（３）式よりわかるように、接合容量が小さいほど
高周波特性は良い。したがって、一般にデバイス寸法は
小さいほど好ましい。ところで通常のホトリソグラフィ
ーで考えた場合、この精度が１．０μｍであることを考
えると、エミッタ電極の幅が１．０μｍ、エミッタメサ
部の幅が３．０μｍがデバイス最小寸法となる。したが
ってこの方法では、これ以上小さなデバイスを得ること
は困難である。またコレクタ電極をあとから付けており
ここでもマスク合せが必要なことがら、デバイス寸法の
微小化は困難である。さらにデバイスの寸法がμｍ程度
になってくると、電極のオーミックコンタクトが非常に
重要になってくる。オーミックコンタクトは電極面積に
反比例する。したがってエミッタ電極幅が小さいほどエ
ミッタ抵抗が大きくなる。またコレクタ電極面積が小さ
いほどコレクタ抵抗が大きくなる。エミッタおよびコレ
クタ抵抗の増大は（３）式かられかるように、高周波特
性を著しく損なう、したがってエミッターベース接合と
ベース電極をセルファラインで形成しただけでは、エミ
ッタおよびコレクタ抵抗が高い、デバイス寸法が小さく
できない、接合容量が小さくないなど、まだ特性として
不十分である。

発明が解決しようとする問題点このような従来の構成では、エミッタおよびコレクタ抵
抗が小さく、デバイス寸法が小さく、接合容量が小さく
かつベース抵抗の低いトランジスタを得ることが困難で
あり、高周波特性の充分優れたものが得られない。

本発明はかかる点に鑑みなされたもので、イオン注入に
より必要とする接合部以外を高抵抗化することによって
、接合容量を低減した後、エミッタ（またはコレクタ）
−ベース接合とベース電極およびコレクタ（またはエミ
ッタ）−ベース接合とコレクタ（エミッタ）電極をセル
ファラインで形成すると同時にエミッタ電極、ベース電
極、コレクタ電極もすべてセルファラインで形成して、
接合容量、エミッタ抵抗、ベース抵抗、コレクタ抵抗の
すべてを同時に低くするとともにデバイス寸法を微小化
して接合容量を小さくすることにより、高周波特性に優
れたバイポーラトランジスタの構造を提供することを目
的としている。

問題点を解決するための手段本発明は上記問題点を解決するために、少なくともコレ
クタ（またはエミッタ）Ｎ１ヘース層およびエミッタ（
まｔソ１コレクタ）ｒｒ３をこの順に有する半導体基）
反において、その上にコレクタ（またはエミッタ）パタ
ーンのマスクを形成し、イオン注入により、コレクタパ
ターン以外の部分のコレクタ（マスクパターン）層のベ
ース側を、コレクタ電極取出し層を除いて高抵抗化した
後、その上に、エミッタ（またはコレクタ）電極を形成
し、レジストを塗布し、エミッタ（またはコレクタ）メ
サパターンを残して、露光、現像後、エミッタ（または
コレクタ）部を除く部分の前記電極をエツチングにより
除去し、さらに湿式エツチングによって前記ベース層を
露出させると共に、前記エミ・７り（またはコレクタ）
を前記レジストよりも内部に後退させてひさしを形成し
、その上からベース電極を真空蒸着した後、前記レジス
トを溶剤で除去することによって、前記エミッタ（また
はコレクタ）上に蒸着されたベース電極用金属を除去し
た後、ベースメサパターンを残して、露光、現像後、ベ
ース部を除く部分の前記電極をエツチングにより除去し
、さらに２２式エツチングによって前記コレクタ（また
はエミッタ）層を露出させると共に、前記ベースを前記
レジストよりも内部に後退させてひさしを形成し、その
上からコレクタ（またはエミッタ）電極を真空蒸着した
後、前記レジストを溶剤で除去することによって、前記
ベース上に蒸着されたコレクタ（またはエミッタ）電極
用金属を除去することにより、エミ７り、ベース、コレ
クタ電極およびエミッタ（またはコレクタ）−ベース接
合−ベース電極。コレクタ（またはエミッタ）−ベース
接合−コレクタ（またはエミッタ）電極をセルファライ
ンで形成することによって、エミッタ抵抗、ベース抵抗
およびコレクタ抵抗の極めて低い、接合容量の小さいか
つデバイス寸法の小さい、高周波特性に優れたバイポー
ラトランジスタを提供するものである。

作用゛　本発明は上記した方法により、接合容量、エミッタ
抵抗、ベース抵抗およびコレクタ抵抗が小さく、かつデ
バイス寸法を小さくできるので高周波特性が著しく改善
される。

実施例第１図は本発明の構造の一実施例を示したものである。

第１図において、ｌは半絶縁性ＧａＡｓ基板、２はｎ＋
型ＧａＡｓコレクタ１層（電極取出し層）、３はｎ型Ｇ
ａＡ、ｓコレクタ２Ｎ、４はｐ型ＧａＡｓベース層、５
はｎ型Ａ　ｊ！　Ｘ　Ｇ　ａ　１−　ｘ　Ａ　５（Ｘ＝
０．３）エミッタ１層、６はｎ十型ＧａＡｓエミッタ２
Ｎ（電極取出し層）、７はコレクタ電極、８はベース電
極、９はエミッタ電極である。

１１はイオン注入により高抵抗化された外部コレクタ部
である。

各層の厚みは、半絶縁性ＧａＡｓ基板ｌが４００μｍ、
ｎ＋型ＧａＡｓコレクタ１層２が４０００人、ｎ型Ｇａ
Ａｓコレクタ２層３が４０００人、ｐ型ＧａＡｓベース
１層４が１０００人、ｎ型−Ａｊ！ｘＧａ１−ｘＡｓエ
ミッタ１層５は１０００人、電極取出し用ｎ生型ＧａＡ
ｓエミッタ２層６は１０００人である。ｎ生型ＧａＡｓ
コレクタ１層２〜ｎ十型ＧａＡｓエミッタ２層６の各層
は、分子線エピタキシー（ＭＢＥ）によって形成された
。

高抵抗外部コレクタｒＦ！Ｊｌｌは、酸素のイオン注入
によって形成され、４０００人である。

次に本−実施例の素子の製造方法について述べる。第２
図に示すように、まず半ＳＴｈ　ａ性ＧａＡｓ基板ｌの
上に分子線エビクキシーにより、ｎ生型ＧａＡｓコレク
タ１層２、ｎ型ＧａＡ３ｒレクタ２層３、ｐ型ＧａＡｓ
ベース１層４、ｎ型ＡＪｘＧａ、−ｘＡｓＡｓエミッタ
５、ｎ十型ＧａＡｓエミッタ２層６の各層を所定の厚み
に形成した。次に第３図に示すように、コレクタパター
ンのマスク１２を通常の真空蒸着およびホトリソグラフ
ィーにより形成した。さらにこのマスクを用いて、外部
コレクタ部に５．１．０”／−の酸素をイオン注入した
。打ち込む深さは、加速電圧により制御した。マスクを
除いた後、アニールしてイオン注入により生じた結晶歪
を除去した０次に真空蒸着法によりＡｕＧｅ膜９を５０
０人の厚みに形成した０次に通常のホトリソグラフィー
法により、コレクタパターンよりも大きいエミッタメサ
パターンをレジストを形成し、このレジストマスクによ
って、第４図に示すように、ＡｕＧｅ膜９、ｎ＋型Ｇａ
Ａｓ６およびＡ　ｌ　ｘ　Ｇａ１−ＸＡｓ層５部をエツ
チングして、エミッタメサパターンを残し、ベース層４
の一部を露出させた。ＡｕＧｅ膜のエツチングはよう素
（■）、よう化カリウム（Ｋｌ）、の水溶液でおこなっ
た。ＧａＡｓおよびＡＩｔｘＧａ、−ＸＡｓのエツチン
グは、硫酸（Ｈ２Ｓｏ□）−過酸化水素（Ｈ２Ｏ２）−
Ｈ２０混合液を用いて行なった。ＧａＡｓ基板として、
（１００）を用い、矩形エミッタの辺の方向を、ＧａＡ
ｓ結晶軸＜１１０＞方向に４５度の角度になるように配
置してエツチングした結果、第４１Ｋに示すようにその
断面図をほぼ垂直の形にエツチングすることができた。

またレジストおよびＡｕＧｅ電極の端の部分直下では、
ＧａＡｓ、ＡＩｔｘＧａ、−ｘＡｓのサイドエッチによ
り、レジストおよびＡｕＧｅの短いひさしが形成されて
いる。

次にこの上からＡｕを５００人、第５図に示すように真
空蒸着した。第５図において、８゛はレジスト１０上に
真空蒸着されたＡｕである。ＡｕＧｅおよびレジストの
ひさしのため、分子がほぼ直線的にとんでくる真空藤着
法を用いれば、Ａｕ膜はｎ生型ＧａＡｓエミソク２層に
は付着しない。次にアセトンによりレジストを除去して
その上に蒸着されたＡｕを除去した。

次にこの手順を繰り返した。すなわち通常のホトリソグ
ラフィー法によりベースメサ部にレジストマスクを形成
し、このレジストマスクによって、第６図に示すように
、Ａｕ膜８、ｐ十型ＧａＡｓ４およびｎ　−Ｇ　ａ　Ａ
　ｓ　ＦＪ　３部をエツチングして、ベースメサパター
ンを残し、コレクタ１　　（’ｆｉｔ極取出し）層ｌの
一部を露出させた。Ａｕ膜のエツチングは同様に、よう
素（り、よう化カリウム（Ｋｌ）、の水ｌ容？ｆｌでお
こなった。ＧａＡｓのエツチングも同様に、硫酸（Ｈ２
ＳＯ，）−過酸化水素（Ｈ２Ｏ２”）−８２０混合液を
用いて行なった。その結果第４図の場合と同様にその断
面図をほぼ垂直の形にエツチングすることができた。ま
たレジストおよびＡｕ電極の端の部分直下では、ＧａＡ
ｓ　ｓのサイドエッチにより、レジストおよびＡｕの短
いひさしが形成されている。

次にこの上からＡｕＧｅを５００人、第７図に示すよう
に真空蒸着した。第７図において、７′はレジスト１０
゛上に真空蒸着されたＡｕＧｅである。Ａｕおよびレジ
ストのひさしのため、分子がほぼ直線的にとんでくる真
空蒸着法を用いれば、ＡｕＧｅ膜はｐ十型ＧａＡｓベー
ス層には付着しない０次にアセトンによりレジストを除
去してその上に蒸着されたＡｕＧｅを除去した。

次に同様のエツチングおよびホトリソグラフィーで、コ
レクタメサ部を除いてエツチングしトランジスタパター
ンを形成した。

１８トチ珈果本実施例のコレクターベース結合は何も後処理の加えら
れていない本来の接合部とイオン注入により高抵抗化さ
れた外部コレクタ部とからなる。

外部コレクタ部は高抵抗化されているため、電流が流れ
ないと共に、接合容量が極めて小さくなっている０本来
のコレクターベース接合部はエミッタメサよりも小さく
、そのため本発明の構造のトランジスタの接合容量は極
めて小さい。

本実施例の構造のエミッタ電極、ベース電極およびコレ
クタ電極は、セルファラインによりそれぞれエミッタメ
サ部、エミッタメサ部を除くベースメサ部およびベース
メサ部を除くコレクタメサ部の全面についている。コン
タクト抵抗は電極の面積に反比例するので、このような
構造により、各メサ部面積に対して、各コンタクト抵抗
を最小にすることができる。さらに各電極と各メサ部の
マスク合せの必要性がないため、各メサ部の面積をホト
リソグラフィーの最小寸法にまで小さくすることができ
る。

さらにエミッターベース接合とベース電極がセルファラ
インで形成されているため、ベース抵抗を著しく小さく
することができる。

さらにコレクタヘース接合とコレクタ電極がセルファラ
インで形成されているため、コレクタの電極から接合部
までの抵抗すなわち外部コレクタ抵抗を著しく小さくす
ることができる。

本実施例の方法で、単にエミッタとコレクタをおきかえ
て作れば、全く同様のプロセスでエミノ夕の外部抵抗を
小さくすることができる。エミッタおよびコレクタ抵抗
の効果は、（３）式かられかるように同じであり、この
ようにコレクタが上にくる構造であってもほぼ同様の効
果が得られる。またこの場合には、直接的にはコレクタ
ーベース接合とベース電極がセルファラインとなるが、
この時実質的に電子がエミッタから注入されるのは、こ
のコレクタ直下のエミッターベース接合であり、したが
ってエミッターベース接合とベース電極をセルファライ
ンにしたのとほぼ類似に効果が得られる。接合８看につ
いて言えば、この場合にはエミッターベース接合容量が
低減される。エミッターベース接合容量の低減も（３）
式かられかるように、高周波特性の改善に寄与する。以
上のことがらコレクタとエミッタを置き換えて作っても
ほぼ同様の効果が得られ、高周波特性が改善される。

本−実施例では、ヘテロ接合バイポーラトランジスタの
特徴を生かして、ベース領域のキャリア濃度を極めて高
くしている（実施例では１．１０Ｇ／Ｊのキャリア濃度
を用いた）ため、ベース層厚みを１０００人と薄くして
も充分ベース抵抗は低い値となる。

本−実施例で得られたヘテロ接合トランジスタは予ゼさ
れたように以下の特徴を示した。エミッタ幅３μｍのト
ランジスタの場合、まずエミッタ電極がエミッタメサ部
にセルファラインで形成されたので、エミッタ抵抗がセ
ルファラインでない場合の約１／３となった。さらにエ
ミッターベース接合とベース電極間がセルファラインで
形成されたため、この間隔を０．１μｍで形成すること
ができた。これによりセルファラインを用いない場合に
比べ、ベース抵抗を１１５にできた。またコレクタ電極
をコレクタメサ上にセルファラインで形成し、コレクタ
ーベース接合−コレクタ電極をセルファラインで形成し
たことから、コレクタ抵抗を１／２にできた。またトラ
ンジスタのパターンを１／２にできた。さらにイオン注
入により外部コレクタ部を高抵抗化してない場合の１／
３となった。これにより電流遮断周波数Ｆｔは約５５％
、最大発振周波数Ｆｍａｙは、約３．８倍に向上した。

本−実施例では、エミッターベース接合とベース電極間
の間隔は０１１μｍと極めて短くすることができた。こ
の間隔はエミッタＩＮおよびエミッタ２層のサイドエツ
チングに依存する。したがって、エミッタ（１）とエミ
ッタ２層の厚みをかえることによって制御することがで
きる。基板に（１００）のＧａＡｓを用い、はぼ矩形の
エミッタメサの辺の方向を、ＧａＡｓの結晶軸方位＜１
１０＞方向に４５度の方向になるように配置し、硫酸−
過酸化水素系のエツチング液を用いることにより、サイ
ドエツチングの断面をほぼ垂直にすることができた。そ
の場合のサイドエツチングの長さは、はぼエミッタ１層
およびエミッタ２層の厚みの半分となる０本−実施例で
は、この厚みが２０００人であり、その結果、サイドエ
ツチングの長さが約１０００人（０，１μｍ）となった
。この厚みをさらに薄くすれば、エミッターベース接合
−べ一ス電極間隔をさらに短くすることができる。これ
によりベース抵抗をさらに下げることが可能である。す
なわちエミッタ層の厚みを変えることにより、このセル
ファラインの間隔を数μｍから原理的には０μｍまでほ
ぼ任意に制御することができる。

このことはコレクターベース接合とコレクタ電極間隔に
ついても同様である。

エミッタメサ部矩形直線部の結晶方位を他の方向に選ぶ
と、サイドエツチングされた断面部は、一般には垂直と
ならない。この場合には真空蒸着されたベース電極材料
がエミッタのサイドエツチングされた部分に付若しやす
く、安定してエミッターベース接合−ベース電極間隔を
制ｉｆｌすることが難しい。

本−実施例では、エミッタ１％極もひさしを形成してい
るが、レジストのひさしがあれば本−実施例の効果は１
）られる。

本−実施例では、エミッタ幅３μｍのトランジスタで９
０％以、Ｅの歩留りが得られたが、他の結晶軸方位を用
いた場合にはこれほど良い歩留りは得られなかった。

本一実施例のようなサイドエツチングの効果を得るのは
、結晶方位とエツチング液の組合せを適当に選ぶことに
より始めて可能なものである。

ＩｎＧａＡｓ、ＧａＡｓＰ等のｍ−ｖ化合物半導体材料
の場合、木−実施例で示した結晶方位とエツチング液を
用いることにより、同様にしてデバイスを形成すること
ができた。

本−実施例ではエツチングおよびコレクタ電極にＡｕＧ
ｅを用い、エツチング液として、ｌ−Ｋ１系を用いた。

電極として、他の合金、たとえばＡｕＧｅＮｉなどを用
い−でも同様にデバイスを形成することができた。ベー
ス電極についても同様である。ＧａＡｓのオーミックコ
ンタクト材料として最も適当なものは金およびその合金
である。

金糸の材料のエツチング液としてはいわゆる王水と本実
施例のｌ−Ｋ１系以外に適当なものがない。

王水の場合ＧａＡｓも激しくエツチングされてしまうた
め適当でなかった。１−Ｋｌ系の場合、真空蒸着のさい
の基板温度が極めて重要であることがわかった。基板温
度が１５０℃をこえると、ＧａＡｓと金の反応が起こり
本−実施例のように金糸材料のみをエツチングして除去
することはできなかった。したがって、電極を真空蒸着
で形成する時基板温度は１５０℃以下でなければならな
い０本発明における電極のセルファラインは、電極を真
空蒸着する時、基板温度が１５０℃以下であればｌ−Ｋ
１系エツチング液を用いることにより、金糸材料のみを
エツチングしＧａＡｓエミッタの表面でエツチングをと
められることを見出したことにより始めて可能となった
ものである。

本−実施例ではイオン注入する物質として、酸素を用い
たが、コレクタ層を高抵抗化するものであれば何でも良
いことは明らかである＊　ＧａＡｓ。

ＡＩｔＣ，ａＡｓの場合、このような物質として、ほか
に水素、硼素がありこれらを用いても同様の効果が得ら
れた。これらの物質は、他のｍ−ｖ化合物半導体、たと
えばＧａＡｓＰＳ　ＩｎＧａＡｓなどにも同様の効果が
ある。

本−実施例では、実際に電流の流れるコレクターベース
接合部の面積が、エミッタメサの面積よりも小さくでき
る。そのため接合容量が極めて小さくできる。

本−実施例では、電極取出しのためのコレクタ１層およ
びエミッタ２層を設けたがトランジスタの動作としては
本質的なものではなく、コレクタ層およびエミッタ層さ
えあればよいことは明らかである。

また本−実施例では、半導体としてＧａＡｓ　−Ａｌｌ
ｘＧａ、−ＸＡｓを用いたが、他の半導体材料、たとえ
ばＩｎＧａＡｓ、ＧａＡｓＰ等他のｍ等地化合物半導体
を用いても作成することができる。

またＡｌｌ：６４度として、！＝０．３を用いたが、こ
れは０〜１の範囲で任意に選ぶことができる。

本実施例では、エミッタ、コレクタをｎ型に、ベースを
ｐ型にしたが、エミッタ３　コレクタをｐ型に、ベース
をｎ型にすることもできる。

本−実施例では、基板側にコレクタを、上部にエミッタ
を形成したが、前述した如く同様の製造方法により基板
側にエミッタを、上部にコレクタを形成することもでき
る。この場合にもコレクタ抵抗を小さくでき、高周波特
性を改善できること以上述べた如（、本発明は、イオン
注入により接合容量を低減した後、エミッタ電極、ベー
ス電極、コレクタ電極を各メサ部にセルファラインで形
成するとともに、各接合部と電極間隔もセルファライン
で形成されていることにより、エミッタ。

ベース、コレクタのすべての抵抗を下げると同時に、デ
バイス寸法の微小化を可能とし、さらに接合容量を小さ
くし、これによって高周波特性に優れたバイポーラトラ
ンジスタを、提供するものである。

【図面の簡単な説明】

第１図は本発明の一実施例の構造図、第２図〜第７図は
本発明の構造を実現するための製造途中の構造図である
。１・・・・・・半絶縁性ＧａＡｓ基板、２・・・・・・
ｎ＋ＧａＡｓコレクタ（またはエミッタ）１層（′Ｎ、
極取出し層）、３・・・・・・ｎ型ＧａＡｓコレクタ（
またはエミッタ）２層、４・・・・・・ｐ型ＧａＡｓベ
ース層、５・・・・・・ｎ型ＧａＡｓエミッタ（または
コレクタ）１層、６・・・・・・ｎ中型ＧａＡｓエミッ
タ（またはコレクタ）２層（電極取出し層）、７・・・
・・・コレクタ（またはエミッタ）電極、８・・・・・
・ベース電極、９・・・・・・エミッタ（またはコレク
タ）電極、１ｏ・旧・・レジスト、１１・・・・・・高
抵抗外部コレクタ部、１２・・・・・・イオン注入マス
ク。代理人の氏名　弁理士　中尾敏男　ほか１名ｆ−リ１琳４＝−ｊ”−又第　２　図５　　　　′。

Claims

【特許請求の範囲】

（１）少なくともコレクタ層、ベース層およびエミッタ
層をこの順に有する半導体基板において、コレクタパタ
ーンをマスクとし、イオン注入により前記コレクタ層の
ベース側部を電極取出し部を除いて高抵抗化した後、前
記エミッタ層の上に、エミッタ電極を形成し、レジスト
を塗布し、エミッタメサパターンを残して、露光、現像
後、エミッタ部を除く部分の前記電極をエッチングによ
り除去し、さらに湿式エッチングによって前記ベース層
を露出させると共に、前記エミッタ部を前記レジストよ
りも内部に後退させてひさしを形成し、その上からベー
ス電極を真空蒸着した後、前記レジストを溶剤で除去す
ることによって、前記エミッタ上に蒸着されたベース電
極用金属を除去した後、ベースメサパターンを残して、
露光、現像後、ベース部を除く部分の前記電極をエッチ
ングにより除去し、さらに湿式エッチングによって前記
コレクタ層を露出させると共に、前記ベース部を前記レ
ジストよりも内部に後退させてひさしを形成し、その上
からコレクタ電極を真空蒸着した後、前記レジストを溶
剤で除去することによって、前記ベース上に蒸着された
コレクタ電極用金属を除去したことを特徴とするセルフ
アラインバイポーラトランジスタの製造方法。
（２）エミッタとして、少なくともベースの半導体の禁
制帯エネルギー幅よりも大きい半導体を用いたことを特
徴とする特許請求の範囲第（１）項記載のセルフアライ
ンバイポーラトランジスタの製造方法。
（３）半導体基板として、III−Ｖ化合物半導体を用い
たことを特徴とする特許請求の範囲第（１）項記載のセ
ルフアラインバイポーラトランジスタの製造方法。
（４）半導体基板として（１００）またはそれと等価な
面方位を有するＧａＡｓまたはＡｌＧａＡｓを用い、エ
ミッタの形状が実質的に矩形であり、前記矩形の辺の結
晶軸方位が＜１１０＞方向に対して４５度の方位に等価
な方位を取るようにし、湿式エッチング液として、硫酸
、過酸化水素、水の混合液を用いたことを特徴とする特
許請求の範囲第（１）項記載のセルフアラインバイポー
ラトランジスタの製造方法。
（５）エミッタ、ベース、コレクタ電極材料として金ま
たは金を主成分とする合金を用い、真空蒸着時の基板温
度が１５０℃以下になるようにたもち、そのエッチング
液として、よう素、よう化カリウム、水の混合液を用い
たことを特徴とする特許請求の範囲第（１）項記載のセ
ルフアラインバイポーラトランジスタの製造方法。
（６）半導体基板にＧａＡｓまたはＡｌＧａＡｓを用い
、酸素または水素または硼素をイオン注入したことを特
徴とする特許請求の範囲第（１）項記載のセルフアライ
ンバイポーラトランジスタの製造方法。
（７）コレクタパターンとして、エミッタメサパターン
よりも小さいものを用いたことを特徴とする特許請求の
範囲第（１）項記載のセルフアラインバイポーラトラン
ジスタの製造方法。
（８）少なくともエミッタ層、ベース層およびコレクタ
層をこの順に有する半導体基板において、エミッタパタ
ーンをマスクとし、イオン注入により前記エミッタ層の
ベース側部を電極取出し部を除いて高抵抗化した後、前
記コレクタ層の上に、コレクタ電極を形成し、レジスト
を塗布し、コレクタメサパターンを残して、露光、現像
後、コレクタ部を除く部分の前記電極をエッチングによ
り除去し、さらに湿式エッチングによって前記ベース層
を露出させると共に、前記コレクタ部を前記レジストよ
りも内部に後退させてひさしを形成し、その上からベー
ス電極を真空蒸着した後、前記レジストを溶剤で除去す
ることによって、前記コレクタ上に蒸着されたベース電
極用金属を除去した後、ベースメサパターンを残して、
露光、現像後、ベース部を除く部分の前記電極をエッチ
ングにより除去し、さらに湿式エッチングによって前記
エミッタ層を露出させると共に、前記ベース部を前記レ
ジストよりも内部に後退させてひさしを形成し、その上
からエミッタ電極を真空蒸着した後、前記レジストを溶
剤で除去することによって、前記ベース上に蒸着された
エミッタ電極用金属を除去したことを特徴とするセルフ
アラインバイポーラトランジスタの製造方法。
（９）エミッタとして、少なくともベースの半導体の禁
制帯エネルギー幅よりも大きい半導体を用いたことを特
徴とする特許請求の範囲第（８）項記載のセルフアライ
ンバイポーラトランジスタの製造方法。
（１０）半導体基板として、III−Ｖ化合物半導体を用
いたことを特徴とする特許請求の範囲第（８）項記載の
セルフアラインバイポーラトランジスタの製造方法。
（１１）半導体基板として（１００）またはそれと等価
な面方位を有するＧａＡｓまたはＡｌＧａＡｓを用い、
コレクタの形状が実質的に矩形であり、前記矩形の辺の
結晶軸方位が＜１１０＞方向に対して４５度の方位に等
価な方位を取るようにし、湿式エッチング液として、硫
酸、過酸化水素、水の混合液を用いたことを特徴とする
特許請求の範囲第（８）項記載のセルフアラインバイポ
ーラトランジスタの製造方法。
（１２）エミッタ、ベース、コレクタ電極材料として金
または金を主成分とする合金を用い、真空蒸着時の基板
温度が１５０℃以下になるようにたもち、そのエッチン
グ液として、よう素、よう化カリウム、水の混合液を用
いたことを特徴とする特許請求の範囲第（８）項記載の
セルフアラインバイポーラトランジスタの製造方法。
（１３）基板にＧａＡｓまたはＡｌＧａＡｓを用い、酸
素または水素または硼素をイオン注入したことを特徴と
する特許請求の範囲第（８）項記載のセルフアラインバ
イポーラトランジスタの製造方法。
（１４）エミッタパターンとして、コレクタメサパター
ンよりも小さいものを用いたことを特徴とする特許請求
の範囲第（８）項記載のセルフアラインバイポーラトラ
ンジスタの製造方法。