JPS61294859A - バイポ−ラトランジスタの製造方法 - Google Patents

バイポ−ラトランジスタの製造方法

Info

Publication number
JPS61294859A
JPS61294859A JP13640785A JP13640785A JPS61294859A JP S61294859 A JPS61294859 A JP S61294859A JP 13640785 A JP13640785 A JP 13640785A JP 13640785 A JP13640785 A JP 13640785A JP S61294859 A JPS61294859 A JP S61294859A
Authority
JP
Japan
Prior art keywords
base
layer
collector
emitter
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13640785A
Other languages
English (en)
Other versions
JPH0453107B2 (ja
Inventor
Kazuo Eda
江田 和生
Masaki Inada
稲田 雅紀
Toshimichi Oota
順道 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13640785A priority Critical patent/JPS61294859A/ja
Publication of JPS61294859A publication Critical patent/JPS61294859A/ja
Publication of JPH0453107B2 publication Critical patent/JPH0453107B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波特性に優れたバイポーラトランジスタの
製造方法に関するものである。
従来の技術 従来のバイポーラトランジスタの代表的構造を第6図に
示す。図において、12はn型シリコン基板、13はエ
ピタキシャル成長によってその上に設けられたn+型コ
レクタ、14は拡散によって設けられたp型ベース、1
6は拡散または合金によって設けられたn型エミッタ、
16はコレクタ電極、17はベース電極、18はエミッ
タ電極である。
これはnpnトランジスタであるが、pnpトランジス
タでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンと用いて、
エミッタ、ベース、コレクタを形成している。
ところで高周波特性に関係するトランジスタの動作速度
は、電子の走行時間に依存する。特にベース走行時間が
重要であり、ベース長が短いほど動作速度は早くなる。
したがってベース長カ短いほど望ましいわけであるが、
このような構造で、良好なオーミックコンタクトをとり
ながら、ベース長を1000Å以下にすることは実際問
題としてプロセス的に極めてむつかしい。
ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成(ヘテロ接合バイポーラト
ランジスタ)すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタにAlXGa1−xAsを、ベースとコレクタ
にGaAsを用いたものである。
更にこのような構造とすることにより、高周波特性がい
ちじるしく改善されることが知られている。バイポーラ
トランジスタの最大遮断周波数FCは Rb、ベース抵抗 CC;コレクタ容量 であられされる。エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターベース接合部
のバンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度(ホール濃度)を非常に
高くすることができる。したがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Fcの非常に大きな値が得られるものである。しかし
ベース長を短くすることは、このままでは困難であり、
そのために高周波特性の充分優れたものが得られていな
い。
第6図は、このベース電極の取り出しを改良した従来例
(特公昭55−9830号公報)である。
図において、19はn型G、aAs基板、20はコレク
タを形成するn型GaAg、21はベースを形成するp
型GaAs、22はエミッタを形成するn型A I X
 G a 1.− X A g 、 23はベース電極
取す出ジッタめのp聖人1xGa1−xAs、24はコ
レクタ電極、25はベース電極、26はエミッタ電極で
ある。
まず19のG2LAs基板上に、液相エピタキシャル法
により、2Q、21.22の各層を形成する。つぎにメ
サエッチングにより、20のコレクタ層の一部を露出さ
せ、その部分に再び液相エピタキシャルによって23の
ベース電極取り出しのためのp型AlxGa1−xAs
層を形成しそれぞれに電極を形成したものである。
しかしこのような方法では、最初に形成した21のp型
GaAsベース層と、後から形成した23のp型Alx
Ga1−xAsベース電極取り出し層との間にエネルギ
ーギャップと再成長時に形成されてしまった界面の電子
トラップが存在するために、ベース抵抗をそれほどひく
くずjことができず、実質上1000A以下のベース長
を得ることはできなかった。
またp型ベース層とn型コレクタ層との接合面積が大き
くコレクタ容量が大きいため、(1)式かられかるよう
に高周波特性の充分優れたものが得られなかった。
発明が解決しようとする問題点 このような従来の構成では、ベース長の短いコレクタ容
量の小さい素子を得ることが困難であり、高周波特性の
充分優れたものが得られない。
本発明はかかる点に鑑みなされたもので、べ〒スミ極の
取り出しの容易さをたもったまま、極めてベース長が短
くかつコレクタ容量の小さい構造を提供することを目的
としている。
問題点を解決するための手段 本発明は上記問題点を解決するため、基板側にエミッタ
を有する構造において、あらかじめ厚いベース電極取り
出し層を形成して2き、エツチングによってその一部を
除去したのち、極めて薄いベース層を分子線エピタキシ
ーなどのエピタキシャル成長技術を用いて再成長し、そ
の上にコレクタ層を成長させることによって、ベース電
極の取り出しの容易さを保ったまま、ベース長の極めて
短いかつコレクタ容量の小さい構造を提供するものであ
る。
作用 本発明は上記した構造により、ベース長が極めて短くか
つコレクタ容量が小さいので高周波特性が改善される。
実施例 第1図は本発明の構造の一実施例を示したものである。
第1図において、1は半絶縁性GaAS基板、2はn+
型G&ムSエミッタ1層(電極取り出し層)、3はn型
AlxGa1−xAs(X= 0.3 ) xミッタ2
層、4はp型GaAsベース1層(電極取り出し層)、
5はp型GaAsベース2層、6はn型GaAs=+レ
クタ1層、7はn十型GaムSコレクタ2層(電極取り
出し層)、8はエミッタ電極、9はベース電極、1oは
コレクタ電極である。
各層の厚みは、1の半絶縁性G&AS基板が400Am
12のn十型GaAsエミッタ1層が400OA、3の
n型AlxGa1−xAsxミッタ2層が2000X、
4のp型G2LAsベース1層5oooX、sのp型G
&人Sベース2層が400人、6のn型GILAS:I
レクタ1層は1500人、7の電極取り出し用n十型G
&ムSコレクタ2層は15ooXである。2〜7の各層
は、分子線エピタキシー(MBE)によって形成された
次に本実施例の素子の製造方法について述べる。
第2図に示すように、まず1の半絶縁性G&ムS基板の
上に分子線エピタキシーにより、2〜4の各層を所定の
厚みに形成した。次に通常のホトリソグラフィー法によ
りレジストマスクを形成し、このレジストマスクによっ
て、第3図に示すように、4のp型G+tAsベース1
層の一部をエツチングして、3のエミッタ2層の一部を
露出させた。
この場合エツチングは第3図の点線で示したように、エ
ミッタ層内まですすんでもかまわない。
GaAsのエツチングは、1(2So4−H20□−H
20混合液を用いて行なった。GaAs基板として、(
001)を用いることにより、〔110〕方向から見て
第3図に示すような逆台形の形にエツチング部を形成す
ることができた。
次にレジストをアセトンで除去し、分子線エピタキシー
により、400Aのp型G!LASベース2層および1
500ムのnmG&ムSコレクタ1層、1500Aのn
+型GaAsコlzクタ2層を第4図に示すように再成
長させた。
次にホトリソグラフィー法によって、該ベース1層(電
極取り出し層)のある゛部分の一部をH2So4H20
2HzO混合液を用いてエツチングし、ベース2ないし
1層およびエミッタ1層の一部を露出させた。
次に、レジスト部をアセトンで除去し、通常のホトリソ
グラフィーおよび真空蒸着および熱処理技術により、該
ベース1層のない部分に10のコそれぞれ9.8のベー
ス電極、エミッタ電極を形成した。
本実施例の構造コレクタ容量Gcは、再成長部のコレク
タとベースの接合面積に比例する。この面積はコレクタ
のメサエッチングの面積と同じに成り、したがってホト
リソグラフィーのマスクの最小寸法とすることができる
。したがってコレクタを基板側に形成した場合よりも面
積を小さくできることは明らかである。コレクタ容量が
ちいさくなれば、(1)式より高周波特性の改善される
ことは明らかである。
さらに、本実施例の構造のベース長は、400人と極め
て短い。バイポーラトランジスタの電子の走行時間ts
は、近似的に以下のように表わされることが知られてい
るう ts=(s/2)Rb−Cc+(Rb/RL)−t b
 +(3G O+OL ) RL(2)RL、負荷抵抗 tbiベース走行時間 一方、ベース走行時間は t b = L b / V e          
  (31Lbiベース長 veHベースにおける電子の速度 で与えられる。
本実施例では、ヘテロ接合バイポーラトランジスタの特
徴を生かして、ベース領域のキャリア濃度を極めて高く
できる(実施例では1・10”/dのキャリア濃度を用
いた)ため、ベース抵抗Rbは極めて小さい。更にベー
ス長、Lbを400Aという極めて短い長さに形成して
も、容易にベース電極が形成できるため最大遮断周波数
の極めて高い高周波特性に優れたトランジスタを得るこ
とができる。
本実施例で得られたヘテロ接合トランジスタは予想され
たように゛以下の特徴を示した。まず400゛人という
非常に薄いベースに良好なオーミック電極を形成するこ
とができた。そのためベース走行時間が短くなった。さ
らにコレクタ容量も小さくなったことから、同一寸法の
場合、従来のものに比べて高周波特性が非常に向上した
本実施例では、ベース長として400Xの例を示したが
、分子線エピタキシー技術を用いれば、更に薄くするこ
とが可能である。そのほかに、例えば、有機金属化学気
相成長(MO−CVD)法を用いても同様の薄いベース
を作成することができる。
また本実施例では、半導体としてGaAs−ム1xGa
1−xAsを用いたが、他の半導体材料、例えばInP
−InGaAsP等を用いても作成することができる。
またム1濃度として、!=0.3を用いたが、これは0
〜1の範囲で任意に選ぶことができる。
本実施例では、I−V化合物半導体を用いたが、シリコ
ン(Si)を用いても分子線エピタキシーにより同様の
プロセスを用いて、ベース長400人のバイポーラトラ
ンジスタを得ることができた。
得られたSiバイポーラトランジスタも優れた高周波特
性を示した。
本実施例では、エミッタ、コレクタをn型に、ベースを
p型にしたが、エミッタ、コレクタをp型に、ベースを
n型にすることもできる。
発明の効果 以上述べた如く、本発明は、ベース電極の取り出しの容
易さを保ったまま、ベース長を著しく短くしかつコレク
タ容量を小さくすることにより、高周波特性に優れたバ
イポーラトランジスタを、提供するものである。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図〜第4図は
本発明の構造を実現するための製造途中の構造を示す図
、第5図は従来のバイポーラトランジスタの構造を示す
図、第6図は従来のへテロ接合トランジスタの構造を示
す図である。 1・・・・・・半絶縁性GaAs基板、2・・川・n 
+GILASエミッタ1層(電極取り出し層)、3・・
・・・・n型AlxGa1−xAsエミッタ2層、4・
・・・・・p型GaAsベース1層(電極取り出し層)
、6・・・・・・p型GaAsベース2層、6・・・・
・・n型GaAsコレクタ1層、層)、8・・・・・・
エミッタ電極、9・・・・・・ベース電極、10・・・
・・・コレクタ電極、11・・・・・・レジスト。 代理人の氏名 弁理士 中 尾 敏 男 ばか1名f−
−一暴績 2−一エミフゲI(を渾にぷり出乙眉]第1図    
3−・2 4−−r−x 1(痛り石kAl)宕しiノS−−−2 f−−−ffLググf(4を不【1之りf:LMIa−
(0−c磁 第2図 第3図 第4図 第5図 第6図 23、〔虚箋*−旨竺昧づ1 j

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板の上にエミッタ層を形成した後、その
    上にベースと同一導電型のベース電極取り出し層を形成
    し、次に該ベース電極取り出し層の一部をエッチングし
    て、該エミッタ層の一部を露出させた後、その上にベー
    ス層、コレクタ層を順次エピタキシャル成長させ、次に
    該ベース電極取り出し層のない部分に形成された該コレ
    クタ層の上に、コレクタ電極を、また該ベース電極取り
    出し層のある部分の一部をエッチングして、該ベース層
    、該エミッタ層の一部を露出させ、それぞれにベース電
    極、エミッタ電極を形成したことを特徴とするバイポー
    ラトランジスタの製造方法。
  2. (2)少なくともエミッタの禁制帯エネルギー幅がベー
    スの禁制帯エネルギー幅よりも大きいことを特徴とする
    特許請求の範囲第1項記載のバイポーラトランジスタの
    製造方法。
  3. (3)III−V化合物半導体を用いたことを特徴とする
    特許請求の範囲第1項記載のバイポーラトランジスタの
    製造方法。
JP13640785A 1985-06-21 1985-06-21 バイポ−ラトランジスタの製造方法 Granted JPS61294859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13640785A JPS61294859A (ja) 1985-06-21 1985-06-21 バイポ−ラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13640785A JPS61294859A (ja) 1985-06-21 1985-06-21 バイポ−ラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS61294859A true JPS61294859A (ja) 1986-12-25
JPH0453107B2 JPH0453107B2 (ja) 1992-08-25

Family

ID=15174440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13640785A Granted JPS61294859A (ja) 1985-06-21 1985-06-21 バイポ−ラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS61294859A (ja)

Also Published As

Publication number Publication date
JPH0453107B2 (ja) 1992-08-25

Similar Documents

Publication Publication Date Title
JPH038340A (ja) ヘテロ接合バイポーラトランジスタ
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
JP2541228B2 (ja) 高電子移動度トランジスタ
JPS6218761A (ja) ヘテロ接合トランジスタの製造方法
JPS61294859A (ja) バイポ−ラトランジスタの製造方法
JPH0452627B2 (ja)
JPS62152165A (ja) バイポ−ラトランジスタの製造方法
JPS63161677A (ja) 電界効果トランジスタ
JPH0453108B2 (ja)
JPS6218762A (ja) ヘテロ接合トランジスタおよびその製造方法
JPH0453109B2 (ja)
JPH0453110B2 (ja)
JPH0577172B2 (ja)
JPH02188964A (ja) 半導体装置およびその製造方法
JP2924007B2 (ja) 化合物半導体装置及びその製造方法
JPH0575169B2 (ja)
JPS6381977A (ja) ヘテロ接合バイポ−ラトランジスタ
JPH0577173B2 (ja)
JPH01183859A (ja) ヘテロ接合電界効果トランジスタ
JPH0453106B2 (ja)
JPH0821588B2 (ja) セルフアラインバイポ−ラトランジスタの製造方法
JPS6221272A (ja) ヘテロ接合トランジスタの製造方法
JPS63188968A (ja) バイポ−ラトランジスタの製造方法
JPH07123123B2 (ja) セルフアラインバイポ−ラトランジスタの製造方法
JPS63245958A (ja) ヘテロ接合型バイポ−ラトランジスタ