JPH01183859A - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタInfo
- Publication number
- JPH01183859A JPH01183859A JP919288A JP919288A JPH01183859A JP H01183859 A JPH01183859 A JP H01183859A JP 919288 A JP919288 A JP 919288A JP 919288 A JP919288 A JP 919288A JP H01183859 A JPH01183859 A JP H01183859A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- undoped
- dimensional electron
- inp
- electron gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 19
- 230000005684 electric field Effects 0.000 abstract description 15
- 239000000969 carrier Substances 0.000 abstract description 4
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ｒｎＰ系のへテロ接合電界効果トランジスタ
の構造に関するものである。
の構造に関するものである。
ｒｎＰ系のへテロ接合電界効果トランジスタとして、ｎ
−ＩｎＰ／ＩｎＧａＡｓのへテロ接合構造を有するもの
、ｎ−Ａｌ ＩｎＡｓ／Ｉ ｎＧａＡｓのへテロ接合を
有するもの、さらには、ｎ−Ａ（ｌ ＩｎＡｓ／ＩｎＰ
のへテロ接合構造を有するもの等があった。
−ＩｎＰ／ＩｎＧａＡｓのへテロ接合構造を有するもの
、ｎ−Ａｌ ＩｎＡｓ／Ｉ ｎＧａＡｓのへテロ接合を
有するもの、さらには、ｎ−Ａ（ｌ ＩｎＡｓ／ＩｎＰ
のへテロ接合構造を有するもの等があった。
ｎ −１ｎ Ｐ ／ Ｉ ｎ Ｇ ａ Ａ ｓのへテロ
接合構造を有するものとｎ−Ａｊｌ Ｉ ｎＡｓ／Ｉ
ｎＧａＡｓのへテロ接合を有するものは、いずれも Ｉ ｎＧａＡｓをチャネルとするものであるが、Ｉ ｎ
ＧａＡｓは、低電界での移動度が高いが、高電界での移
動度は有極性光学散乱のために低くなる。そのため、ゲ
ート長の短い電界効果トランジスタ（Ｆ Ｅ Ｔ）を形
成しても高電界では良好な特性が得られないという問題
があった。
接合構造を有するものとｎ−Ａｊｌ Ｉ ｎＡｓ／Ｉ
ｎＧａＡｓのへテロ接合を有するものは、いずれも Ｉ ｎＧａＡｓをチャネルとするものであるが、Ｉ ｎ
ＧａＡｓは、低電界での移動度が高いが、高電界での移
動度は有極性光学散乱のために低くなる。そのため、ゲ
ート長の短い電界効果トランジスタ（Ｆ Ｅ Ｔ）を形
成しても高電界では良好な特性が得られないという問題
があった。
また、ｎ−Ａｌ １ｎＡｓ／ＩｎＰのへテロ接合構造を
有するものは、高電界でも高い電子飽和速度を有するｒ
ｎＰをチャネルとするものであるが、逆に低電界での移
動度が低いために、やはりＦＥＴとしての特性には問題
があった。
有するものは、高電界でも高い電子飽和速度を有するｒ
ｎＰをチャネルとするものであるが、逆に低電界での移
動度が低いために、やはりＦＥＴとしての特性には問題
があった。
本発明のへテロ接合電界効果トランジスタは、上記問題
点に鑑みて為されたものであり、半絶縁性ＩｎＰ基板上
に、アンドープＩｎＰ層、アンドープＩｎＧａＡｓ層、
ｎ−ＩｎＰ層、アンドープＩｎＰ層、ｎ−ＡｇＩｎＡｓ
層が順次形成されており、前記ｎ−Ａ１１ＩｎＡｓ層上
にオーミック接触するソース電極およびドレイン電極が
形成され、前記ｎ−Ａｌ１ｎＡｓ層上のソース・ドレイ
ン電極間にショットキ接合するゲート電極が形成されて
いるものである。
点に鑑みて為されたものであり、半絶縁性ＩｎＰ基板上
に、アンドープＩｎＰ層、アンドープＩｎＧａＡｓ層、
ｎ−ＩｎＰ層、アンドープＩｎＰ層、ｎ−ＡｇＩｎＡｓ
層が順次形成されており、前記ｎ−Ａ１１ＩｎＡｓ層上
にオーミック接触するソース電極およびドレイン電極が
形成され、前記ｎ−Ａｌ１ｎＡｓ層上のソース・ドレイ
ン電極間にショットキ接合するゲート電極が形成されて
いるものである。
アンドープＩｎＰ層中にｎ−ＡｇＩｎＡｓ層から供給さ
れた電子による第１の二次元電子ガスのチャネルが形成
され、アンドープＩ ｎＧａＡｓ層中にｎ−ＩｎＰ層か
ら供給された電子による第２の二次元電子ガスのチャネ
ルが形成される。そして、低電界では、電子移動度の高
いアンドープＩｎＧａＡｓ層中に形成された第２の二次
元電子ガスのチャネル中を支配的に電子が流れ、高電界
では、電子飽和速度の高いアンドープＩｎＰ層中に形成
された第１の二次元電子ガスのチャネル中を電子が流れ
る。
れた電子による第１の二次元電子ガスのチャネルが形成
され、アンドープＩ ｎＧａＡｓ層中にｎ−ＩｎＰ層か
ら供給された電子による第２の二次元電子ガスのチャネ
ルが形成される。そして、低電界では、電子移動度の高
いアンドープＩｎＧａＡｓ層中に形成された第２の二次
元電子ガスのチャネル中を支配的に電子が流れ、高電界
では、電子飽和速度の高いアンドープＩｎＰ層中に形成
された第１の二次元電子ガスのチャネル中を電子が流れ
る。
第１図は本発明の一実施例であるヘテロ接合電界効果ト
ランジスタの製造工程を示すものであり、同図（Ｆ）に
本実施例の構造を示しである。
ランジスタの製造工程を示すものであり、同図（Ｆ）に
本実施例の構造を示しである。
まず、半絶縁性のＩｎＰ基板１上に、分子線エピタキシ
ー（ＭＢＥ）法もしくは有機金属気相エピタキシャル成
長法（ＭＯＶＰＥ）によって、第１図（Ａ）に示すよう
ようにエピタキシャル層２ないし６を順次形成する。
ー（ＭＢＥ）法もしくは有機金属気相エピタキシャル成
長法（ＭＯＶＰＥ）によって、第１図（Ａ）に示すよう
ようにエピタキシャル層２ないし６を順次形成する。
層２は、層厚が０．５μｍ１キヤリア濃度がＩ Ｘ １
０１Ｂ／ｃｍ”のアンドープＩｎＰ層、層３は、層厚が
０６２μｍ１キヤリア濃度がＩ Ｘ １０１Ｂ／ ｃｍ
３のアンドープＩ ｎＧａＡｓ層、層４は、層厚が０．
１μｍ１キヤリア濃度が３ Ｘ １０１７／ｃｍ３のＳ
ｔドープＩｎＰ層、層５は、層厚が０．１μｍ１キヤリ
ア濃度がＩ Ｘ １０１Ｂ／ ｃｍ”のアンドープＩｎ
Ｐ層、層６は、層厚が０．１μｍ、キャリア濃度が３×
１０１７／ｃＩｎ３のＳｉドープＡ、ＱＩｎＡｓ層、で
ある。
０１Ｂ／ｃｍ”のアンドープＩｎＰ層、層３は、層厚が
０６２μｍ１キヤリア濃度がＩ Ｘ １０１Ｂ／ ｃｍ
３のアンドープＩ ｎＧａＡｓ層、層４は、層厚が０．
１μｍ１キヤリア濃度が３ Ｘ １０１７／ｃｍ３のＳ
ｔドープＩｎＰ層、層５は、層厚が０．１μｍ１キヤリ
ア濃度がＩ Ｘ １０１Ｂ／ ｃｍ”のアンドープＩｎ
Ｐ層、層６は、層厚が０．１μｍ、キャリア濃度が３×
１０１７／ｃＩｎ３のＳｉドープＡ、ＱＩｎＡｓ層、で
ある。
このような構造とすることにより、ｎ−ＡｊｌｌｎＡｓ
層６から供給される電子により第１の二次元電子ガスチ
ャネル７がアンドープＩｎＰ中に形成され、ｎ−ＩｎＰ
から供給される電子により第２の二次元電子ガスチャネ
ル８がアンドープＩ ｎＧａＡｓ中に形成される。
層６から供給される電子により第１の二次元電子ガスチ
ャネル７がアンドープＩｎＰ中に形成され、ｎ−ＩｎＰ
から供給される電子により第２の二次元電子ガスチャネ
ル８がアンドープＩ ｎＧａＡｓ中に形成される。
つぎに、レジストをマスクにメサエッチングを行うこと
により活性領域の電気的な分離、すなわち素子間分離を
行う（第１図（Ｂ））。ついで、表面にレジスト膜９を
堆積した後、パターンニングを行って将来ソース電極お
よびドレイン電極となる部分に開口を設ける。その後、
第１図（Ｃ）に示すように、ＡｕＧｅ／Ｎｉ （１０
０ＯＡ／３００Ａ）１０を真空蒸着する。
により活性領域の電気的な分離、すなわち素子間分離を
行う（第１図（Ｂ））。ついで、表面にレジスト膜９を
堆積した後、パターンニングを行って将来ソース電極お
よびドレイン電極となる部分に開口を設ける。その後、
第１図（Ｃ）に示すように、ＡｕＧｅ／Ｎｉ （１０
０ＯＡ／３００Ａ）１０を真空蒸着する。
つぎに、ＡｕＧｅ／Ｎｉ１Ｏをパターンニングされたレ
ジスト９によってリフトオフすることにより、ソース電
極１１およびドレイン電極１２を形成する。その後、４
３０℃で１分間の合金化処理を行ってオーミック領域１
３．１４を形成し、ソース電極１１およびドレイン電極
１２と二次元電子ガスチャネル７．８とのオーミック接
触を得る（第１図（Ｄ））。 ８ ついで、表面にレジスト１５を堆積した後、パターンニ
ングを行って将来ゲート電極となる部分に開口を設け、
第１図（Ｅ）に示すように、Ａｇ（３０００Ａ）１６を
真空蒸着する。
ジスト９によってリフトオフすることにより、ソース電
極１１およびドレイン電極１２を形成する。その後、４
３０℃で１分間の合金化処理を行ってオーミック領域１
３．１４を形成し、ソース電極１１およびドレイン電極
１２と二次元電子ガスチャネル７．８とのオーミック接
触を得る（第１図（Ｄ））。 ８ ついで、表面にレジスト１５を堆積した後、パターンニ
ングを行って将来ゲート電極となる部分に開口を設け、
第１図（Ｅ）に示すように、Ａｇ（３０００Ａ）１６を
真空蒸着する。
その後、Ａｆ１１６をパターンニングされたレジスト１
５によってリフトオフすることで、第１図（Ｆ）に示す
ようなヘテロ接合電界効果トランジスタを得る。
５によってリフトオフすることで、第１図（Ｆ）に示す
ようなヘテロ接合電界効果トランジスタを得る。
本実施例のへテロ接合電界効果トランジスタは、既に述
べたように２つの二次元電子ガスチャネル７．８を有し
ているので、低電界では、電子移動度の高いアンドープ
ＩｎＧａＡｓ層３に形成されている第２の二次元電子ガ
スチャネル８をキャリアが支配的に流れ、高電界では、
電子飽和速度の高いアンドープＩｎＰ層５に形成されて
いる第１の二次元電子チャネル７をキャリアが支配的に
流れる。
べたように２つの二次元電子ガスチャネル７．８を有し
ているので、低電界では、電子移動度の高いアンドープ
ＩｎＧａＡｓ層３に形成されている第２の二次元電子ガ
スチャネル８をキャリアが支配的に流れ、高電界では、
電子飽和速度の高いアンドープＩｎＰ層５に形成されて
いる第１の二次元電子チャネル７をキャリアが支配的に
流れる。
また、最上層がＡｇＩｎＡｓ層であるため、ショットキ
接合がとりやすい。
接合がとりやすい。
以上説明したように、本発明のへテロ接合電界効果トラ
ンジスタによれば、キャリアが、低電界においては、電
子移動度の高いアンドープＩｎＧａＡｓ層に形成されて
いる二次元電子ガスチャネルを支配的に流れ、高電界で
は、電子飽和速度の高いアンドープＩｎＰ層に形成され
ている二次元電子ガスチャネルを支配的に流れるので、
低ソース抵抗で大きいドレイン電流を得ることができる
。
ンジスタによれば、キャリアが、低電界においては、電
子移動度の高いアンドープＩｎＧａＡｓ層に形成されて
いる二次元電子ガスチャネルを支配的に流れ、高電界で
は、電子飽和速度の高いアンドープＩｎＰ層に形成され
ている二次元電子ガスチャネルを支配的に流れるので、
低ソース抵抗で大きいドレイン電流を得ることができる
。
また、最上層がＡ、ＱＩｎＡｓ層であるため、ショット
キ接合がとりやすいという利点もある。
キ接合がとりやすいという利点もある。
第１図は本発明の一実施例を示す工程断面図である。
１・・・ＩｎＰ基板、２・・・アンドープＩｎＰ層、３
・・・アンドープＩ ｎＧａＡｓ層、４・・・Ｓｉドー
プＩｎＰ層、５・・・アンドープＩｎＰ層、６・・・Ｓ
ｉドープＡ、１ＪＩｎＡｓ層、７・・・第１の二次元電
子ガスチャネル、８・・・第２の二次元電子ガスチャネ
ル、１１・・・ソース電極、１２・・・ドレイン電極、
１３．１４・・・オーミック領域、１７・・・ゲート電
極。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
塩 １） 辰 化第１図 第１図
・・・アンドープＩ ｎＧａＡｓ層、４・・・Ｓｉドー
プＩｎＰ層、５・・・アンドープＩｎＰ層、６・・・Ｓ
ｉドープＡ、１ＪＩｎＡｓ層、７・・・第１の二次元電
子ガスチャネル、８・・・第２の二次元電子ガスチャネ
ル、１１・・・ソース電極、１２・・・ドレイン電極、
１３．１４・・・オーミック領域、１７・・・ゲート電
極。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
塩 １） 辰 化第１図 第１図
Claims (1)
- 半絶縁性ＩｎＰ基板上に、アンドープＩｎＰ層、アン
ドープＩｎＧａＡｓ層、ｎ−ＩｎＰ層、アンドープＩｎ
Ｐ層、ｎ−ＡｌＩｎＡｓ層が順次形成されており、前記
ｎ−ＡｌＩｎＡｓ層上にオーミック接触するソース電極
およびドレイン電極が形成され、前記ｎ−ＡｌＩｎＡｓ
層上のソース・ドレイン電極間にショットキ接合するゲ
ート電極が形成されているヘテロ接合電界効果トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009192A JP2652647B2 (ja) | 1988-01-19 | 1988-01-19 | ヘテロ接合電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009192A JP2652647B2 (ja) | 1988-01-19 | 1988-01-19 | ヘテロ接合電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01183859A true JPH01183859A (ja) | 1989-07-21 |
| JP2652647B2 JP2652647B2 (ja) | 1997-09-10 |
Family
ID=11713655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63009192A Expired - Fee Related JP2652647B2 (ja) | 1988-01-19 | 1988-01-19 | ヘテロ接合電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2652647B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0486063A2 (en) * | 1990-11-16 | 1992-05-20 | Sumitomo Electric Industries, Limited | Field-effect transistor |
| US5302840A (en) * | 1991-06-20 | 1994-04-12 | Fujitsu Limited | HEMT type semiconductor device having two semiconductor well layers |
| US5326995A (en) * | 1991-07-03 | 1994-07-05 | Fujitsu Limited | Semiconductor device having a heterojunction interface for transporting carriers with improved carrier mobility |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59100576A (ja) * | 1982-11-30 | 1984-06-09 | Fujitsu Ltd | 半導体装置 |
| JPS60154573A (ja) * | 1984-01-24 | 1985-08-14 | Fujitsu Ltd | 半導体装置 |
| JPS634684A (ja) * | 1986-06-24 | 1988-01-09 | Nec Corp | 電界効果トランジスタ |
-
1988
- 1988-01-19 JP JP63009192A patent/JP2652647B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59100576A (ja) * | 1982-11-30 | 1984-06-09 | Fujitsu Ltd | 半導体装置 |
| JPS60154573A (ja) * | 1984-01-24 | 1985-08-14 | Fujitsu Ltd | 半導体装置 |
| JPS634684A (ja) * | 1986-06-24 | 1988-01-09 | Nec Corp | 電界効果トランジスタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0486063A2 (en) * | 1990-11-16 | 1992-05-20 | Sumitomo Electric Industries, Limited | Field-effect transistor |
| US5473177A (en) * | 1990-11-16 | 1995-12-05 | Sumitomo Electric Industries, Ltd. | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon |
| US5302840A (en) * | 1991-06-20 | 1994-04-12 | Fujitsu Limited | HEMT type semiconductor device having two semiconductor well layers |
| US5326995A (en) * | 1991-07-03 | 1994-07-05 | Fujitsu Limited | Semiconductor device having a heterojunction interface for transporting carriers with improved carrier mobility |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2652647B2 (ja) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376078B2 (ja) | 高電子移動度トランジスタ | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US20060284212A1 (en) | Hetero-junction bipolar transistor and manufacturing method thereof | |
| JPH0684957A (ja) | 高電子移動度電界効果半導体装置 | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| JP2629408B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2541228B2 (ja) | 高電子移動度トランジスタ | |
| JPH01183859A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3588988B2 (ja) | 半導体装置 | |
| JPS6154665A (ja) | 半導体装置及びその製造方法 | |
| JPH07288258A (ja) | 接合型ｆｅｔ | |
| JPS63161677A (ja) | 電界効果トランジスタ | |
| US5473177A (en) | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon | |
| JP3233167B2 (ja) | 半導体装置 | |
| JPH0269943A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH07263664A (ja) | 半導体装置およびその製造方法 | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH06163600A (ja) | 電界効果トランジスタ | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR950000661B1 (ko) | 금속-반도체 전계효과트랜지스터 및 그 제조방법 | |
| JPH0453108B2 (ja) | ||
| JPS6357948B2 (ja) | ||
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH01107576A (ja) | 電界効果トランジスタとその製造方法 | |
| JPS62226669A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |