JPS634684A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS634684A JPS634684A JP14858386A JP14858386A JPS634684A JP S634684 A JPS634684 A JP S634684A JP 14858386 A JP14858386 A JP 14858386A JP 14858386 A JP14858386 A JP 14858386A JP S634684 A JPS634684 A JP S634684A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- layer
- inp
- type gaas
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電界効果トランジスタ、特にＩｎＰ動作層を用
いた選択ドープ電界効果トランジスタに関する。
いた選択ドープ電界効果トランジスタに関する。
（従来の技術）
ＩｎＰ半導体結晶は電子の飽和速度が大きく、また熱伝
導率が大きい、イオン化係数が小さいなど多くのすぐれ
た性質を有し、超高速・高周波素子材料として注目され
、これを用いた電界効果トランジスタの検討がいくつか
行なわれている。
導率が大きい、イオン化係数が小さいなど多くのすぐれ
た性質を有し、超高速・高周波素子材料として注目され
、これを用いた電界効果トランジスタの検討がいくつか
行なわれている。
第３図は例えばバレラ（Ｂａｒｒｅｒａ）及びアーチャ
−（Ａｒｃｈｅｒ）によりアイ・イー・イー・イートラ
ンズオンエレクトロンデバイシイズ（ＩＥＥＥ、 Ｔｒ
ａｎｓ、 ｏｎＥｌｅｃｔｒｏｍ、Ｄｅｖｉｃｅｓ）第
ＥＤ−２２巻、−第１１号、１１月、１９７５年、ｐｐ
、１０２３−１０３０に報告された従来技術によるショ
ットキーゲートを用いた電界効果トランジスタ（ＭＥＳ
ＦＥＴ）の基本構造を示す断面図で、１は半絶縁性１ｎ
Ｐ基板、２はＮチャネルＩｎＰ動作層、３はゲート電極
、４はソース電極、５はドレイン電極である。
−（Ａｒｃｈｅｒ）によりアイ・イー・イー・イートラ
ンズオンエレクトロンデバイシイズ（ＩＥＥＥ、 Ｔｒ
ａｎｓ、 ｏｎＥｌｅｃｔｒｏｍ、Ｄｅｖｉｃｅｓ）第
ＥＤ−２２巻、−第１１号、１１月、１９７５年、ｐｐ
、１０２３−１０３０に報告された従来技術によるショ
ットキーゲートを用いた電界効果トランジスタ（ＭＥＳ
ＦＥＴ）の基本構造を示す断面図で、１は半絶縁性１ｎ
Ｐ基板、２はＮチャネルＩｎＰ動作層、３はゲート電極
、４はソース電極、５はドレイン電極である。
一方、第４図はライル（Ｌｉｌｅ）等によってエレクト
ロニクスレター（Ｅｌｅｃｔｒｏｎ、Ｌｅｔｔ、）第１
４巻、ｐｐ、６５７−６５９．９月１９７８年に報告さ
れた５ｉ０２膜をゲート絶縁膜に用いたＭＩＳ（Ｍｅｔ
ａｌＪｎｓｕｌａｔｏｒ−８ｅｍｉｃｏｎｄｕｃｔｏｒ
）型ゲート電界効果トランジスタ（ＭＩＳＦＥＴ）の構
造断面図で第３図と同一部分は同一番号をつけである。
ロニクスレター（Ｅｌｅｃｔｒｏｎ、Ｌｅｔｔ、）第１
４巻、ｐｐ、６５７−６５９．９月１９７８年に報告さ
れた５ｉ０２膜をゲート絶縁膜に用いたＭＩＳ（Ｍｅｔ
ａｌＪｎｓｕｌａｔｏｒ−８ｅｍｉｃｏｎｄｕｃｔｏｒ
）型ゲート電界効果トランジスタ（ＭＩＳＦＥＴ）の構
造断面図で第３図と同一部分は同一番号をつけである。
但し、２９はＮ”ＩｎＰコンタクト層で、７は５ｉ０２
膜である。
膜である。
（発明が解決しようとする問題点）
ところで、前記構造のＩｎＰを用いたＦＥＴでは、まず
ＭＥＳＦＥＴの場合、ゲート電極とＮ型ＩｎＰ動作層の
間のショットキー接合のバリアハイドｉｎが０．３〜０
．４ｅＶ程度しかなく、従って逆方向のリーク電流が大
きい。ゲート耐圧が小さい等の問題があった。
ＭＥＳＦＥＴの場合、ゲート電極とＮ型ＩｎＰ動作層の
間のショットキー接合のバリアハイドｉｎが０．３〜０
．４ｅＶ程度しかなく、従って逆方向のリーク電流が大
きい。ゲート耐圧が小さい等の問題があった。
一方５ｉ０２等の絶縁層を用いたＭＩＳＦＥＴでは前述
のリーク電流の問題はないもののＩｎＰと絶縁膜の間の
界面準位が大きく、従って界面の電子移動度が１０００
〜１５００ｃｍ２／ｖ、ｓ程度と通常のバルクの３〜４
分の１程度しかないため良好な特性を得るのが困難であ
った。さらにチャネル電子が膜中のトラップに捕獲され
ることによりドリフト現象が観測されるなど実用上大き
な問題があった。
のリーク電流の問題はないもののＩｎＰと絶縁膜の間の
界面準位が大きく、従って界面の電子移動度が１０００
〜１５００ｃｍ２／ｖ、ｓ程度と通常のバルクの３〜４
分の１程度しかないため良好な特性を得るのが困難であ
った。さらにチャネル電子が膜中のトラップに捕獲され
ることによりドリフト現象が観測されるなど実用上大き
な問題があった。
本発明の目的は、上述の問題点を解消し良好な特性を有
する超高周波ＩｎＰＦＥＴを提供することである。
する超高周波ＩｎＰＦＥＴを提供することである。
（問題点を解決する為の手段）
本発明によれば、高純度ＩｎＰチャネル層上に、該チャ
ネルに電子を供給するＮ形ＧａＡｓ層を設け、該Ｎ形Ｇ
ａＡｓ層上に前記チャネルを制御するゲート電極と前記
チャネルにオーム性接触するソース電極及びドレイン電
極を具備したことを特徴とする電界効果トランジスタが
得られる。
ネルに電子を供給するＮ形ＧａＡｓ層を設け、該Ｎ形Ｇ
ａＡｓ層上に前記チャネルを制御するゲート電極と前記
チャネルにオーム性接触するソース電極及びドレイン電
極を具備したことを特徴とする電界効果トランジスタが
得られる。
（作用）
以下、本発明を実施例を用いて詳細に説明する。第１図
は本発明によるＦＥＴの構造断面図である。第３図、第
４図と同一構成部分には同じ番号を付しである。但し、
６はＮ形ＧａＡｓ層、９はＮ＋コンタクト層、１０は２
次元電子ガスである。また、この時の熱平衡状態でのゲ
ート電極下のエネルギー帯図を第２図に示す。ここで、
２１はゲート電極領域、２２はＮ形ＧａＡｓ層、２３は
高純度ＩｎＰ層の領域である。
は本発明によるＦＥＴの構造断面図である。第３図、第
４図と同一構成部分には同じ番号を付しである。但し、
６はＮ形ＧａＡｓ層、９はＮ＋コンタクト層、１０は２
次元電子ガスである。また、この時の熱平衡状態でのゲ
ート電極下のエネルギー帯図を第２図に示す。ここで、
２１はゲート電極領域、２２はＮ形ＧａＡｓ層、２３は
高純度ＩｎＰ層の領域である。
第２図に示す様に、ＧａＡｓとＩｎＰの電子親和度は０
．３３ｅＶ程度の違いがありＩｎＰの方が大きいために
、Ｎ形ＧａＡｓ中の電子の一部は高純度ＩｎＰの方へ移
り界面に２次元電子ガスが形成される。この電子は空間
的にドナーから離れた位置にあるので、不純物散乱を受
けず、特に低温において大きな移動度を得ることができ
る。−方ＧａＡｓ中にはでメタル界面がら空乏層が伸び
るが、このショットキーコンタクトのバリアハイドは０
゜８ｅＶ程度と大きく、従ってゲートのリーク電流につ
いてはこのバリアによって十分小さくすることができる
。すなわち、上述のことから明らかな様に本発明により
ゲートリークが小さくしかも電子移動度の大きいＩｎＰ
ＦＥＴが容易に実現できる。
．３３ｅＶ程度の違いがありＩｎＰの方が大きいために
、Ｎ形ＧａＡｓ中の電子の一部は高純度ＩｎＰの方へ移
り界面に２次元電子ガスが形成される。この電子は空間
的にドナーから離れた位置にあるので、不純物散乱を受
けず、特に低温において大きな移動度を得ることができ
る。−方ＧａＡｓ中にはでメタル界面がら空乏層が伸び
るが、このショットキーコンタクトのバリアハイドは０
゜８ｅＶ程度と大きく、従ってゲートのリーク電流につ
いてはこのバリアによって十分小さくすることができる
。すなわち、上述のことから明らかな様に本発明により
ゲートリークが小さくしかも電子移動度の大きいＩｎＰ
ＦＥＴが容易に実現できる。
（実施例）
本実施例のＦＥＴの製造方法の一例を第１図を用いて説
明する。
明する。
まず半絶縁性ＩｎＰ基板１上に、例えばＶＰＥ法により
高純度アンドープのＩｎＰ層８を５０００人成長する。
高純度アンドープのＩｎＰ層８を５０００人成長する。
次に例えばＭＢＥ法によりＮ形ＧａＡｓ層６を５ Ｘ
１０１１０ｌ７のドナー濃度で５００人成長して、例え
ばイオン注入法によりＮ＋コンタクト層９を形成する。
１０１１０ｌ７のドナー濃度で５００人成長して、例え
ばイオン注入法によりＮ＋コンタクト層９を形成する。
最後に通常の方法でゲート電極３及びソース電極４、ド
レイン電極５を形成してＦＥＴが実現できる。
レイン電極５を形成してＦＥＴが実現できる。
本構造でチャネル電子の移動度として室温で４０００〜
５０００ｃｍ２／ｖ、ｓの大きな値が得られ、これは従
来のＭＩＳＦＥＴで得られた移動度の３〜４倍に相当す
る。またＦＥＴ特性もゲートリーク電流が小さく、極め
て良好な特性が得られた。
５０００ｃｍ２／ｖ、ｓの大きな値が得られ、これは従
来のＭＩＳＦＥＴで得られた移動度の３〜４倍に相当す
る。またＦＥＴ特性もゲートリーク電流が小さく、極め
て良好な特性が得られた。
（発明の効果）
以上の説明から明らかな様に、本発明によれば、ゲート
リークの小さい、良好な超高周波特性を有するＩｎＰＦ
ＥＴが実現でき、今後の通信・情報技術に寄与するとこ
ろが極めて大である。
リークの小さい、良好な超高周波特性を有するＩｎＰＦ
ＥＴが実現でき、今後の通信・情報技術に寄与するとこ
ろが極めて大である。
第１図は本発明によるＦＥＴの構造断面図、第２図はゲ
ート電極下のエネルギー帯図、第３図、第４図は従来技
術によるＦＥＴの構造断面図である。 図において、 １・・・半絶縁性ＩｎＰ基板、 ２・・・ＮチャネルＩｎＰ動作層、 ２′・・・Ｎ”ＩｎＰコンタクト層、 ３・・・ゲート電極、 ４・・・ソース電極、 ５・・・ドレイン電極、 ６・Ｎ形ＧａＡｓ層、 ７・・・Ｓｉｏ２膜、 ８、・・高純度ＩｎＰ層、 ９・・・Ｎ＋コンタクト層、 １０・・・２次元電子ガス、 ＄ Ｉ 凹 苑 ２ 回
ート電極下のエネルギー帯図、第３図、第４図は従来技
術によるＦＥＴの構造断面図である。 図において、 １・・・半絶縁性ＩｎＰ基板、 ２・・・ＮチャネルＩｎＰ動作層、 ２′・・・Ｎ”ＩｎＰコンタクト層、 ３・・・ゲート電極、 ４・・・ソース電極、 ５・・・ドレイン電極、 ６・Ｎ形ＧａＡｓ層、 ７・・・Ｓｉｏ２膜、 ８、・・高純度ＩｎＰ層、 ９・・・Ｎ＋コンタクト層、 １０・・・２次元電子ガス、 ＄ Ｉ 凹 苑 ２ 回
Claims (1)
- 高純度ＩｎＰチャネル層上に、該チャネルに電子を供給
するＮ形ＧａＡｓ層を設け、該Ｎ形ＧａＡｓ層上に前記
チャネルを制御するゲート電極と前記チャネルにオーム
性接触するソース電極及びドレイン電極を具備したこと
を特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14858386A JPS634684A (ja) | 1986-06-24 | 1986-06-24 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14858386A JPS634684A (ja) | 1986-06-24 | 1986-06-24 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS634684A true JPS634684A (ja) | 1988-01-09 |
Family
ID=15455989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14858386A Pending JPS634684A (ja) | 1986-06-24 | 1986-06-24 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS634684A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183859A (ja) * | 1988-01-19 | 1989-07-21 | Sumitomo Electric Ind Ltd | ヘテロ接合電界効果トランジスタ |
-
1986
- 1986-06-24 JP JP14858386A patent/JPS634684A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183859A (ja) * | 1988-01-19 | 1989-07-21 | Sumitomo Electric Ind Ltd | ヘテロ接合電界効果トランジスタ |
| JP2652647B2 (ja) * | 1988-01-19 | 1997-09-10 | 住友電気工業株式会社 | ヘテロ接合電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479033A (en) | Complementary junction heterostructure field-effect transistor | |
| US4583105A (en) | Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage | |
| US5084743A (en) | High current, high voltage breakdown field effect transistor | |
| JP2013507789A (ja) | 異なる半導体材料の半導体相互接続層及び半導体チャネル層を備えたトランジスタ | |
| EP0334006A1 (en) | Stacked channel heterojunction fet | |
| JPS62274783A (ja) | 半導体装置 | |
| US5847414A (en) | Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride | |
| Kawai et al. | An AlN/GaN insulated gate heterostructure field effect transistor with regrown n+ GaN source and drain contact | |
| CN107591444B (zh) | 增强型晶体管及其制作方法 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| US5945695A (en) | Semiconductor device with InGaP channel layer | |
| JPS634684A (ja) | 電界効果トランジスタ | |
| EP0283878B1 (en) | Field effect transistor | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JPS62268165A (ja) | 電界効果トランジスタ | |
| JPH0261149B2 (ja) | ||
| JP2001127281A (ja) | 半導体装置 | |
| JPH0729917A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2768794B2 (ja) | 半導体装置 | |
| JPS59149063A (ja) | 半導体装置 | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS62209866A (ja) | 半導体装置 | |
| JPS61171170A (ja) | 半導体装置 | |
| JPH0349242A (ja) | 電界効果トランジスタおよびその製造方法 | |
| Lee et al. | A novel dual-mode In0. 34Al0. 66As0. 85Sb0. 15/In0. 75Ga0. 25As/InP inverted δ-doped heterostructure field-effect transistor |