JPS6316664A - セルフアラインバイポ−ラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波特性に優れたセルファラインバイポーラ
トランジスタの製造方法に関するものである。

従来の技術 従来のバイポーラトランジスタの代表的構造は、ｎ型シ
リコン基板の上に、エビクキシャル成長によって設けら
れたｎ＋コレクタと、そこに拡散によって設けられたｐ
型ベース、更にその上に拡散または合金によって設けら
れたｎ型エミッタからなる。

この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ、ベース、コレクタを形成している。

ところで高周波特性に関係するトランジスタの動作速度
は、エミッターベース及びベース−コレクタ接合容量の
充放電の時定数と電子のエミッターコレクタ間走行時間
に依存する。

バイポーラトランジスタの最大発振周波数Ｆ　ＩＩＩａ
ｘは Ｆｔ；電流遮断周波数 Ｒｂ；ベース抵抗 ＣＣ；コレクタ容量 で表わされる。

電流遮断周波数Ｆｔは、電子のエミッターコレクタ間走
行時間τと関係し以下のように表わされる。

Ｆｔ＝１／２πτ　　　　　　　　　　・・・・・・（
２）τ冨τｅ＋τｂ＋τＣ＋τｃｃ　　　　・・・・・
・（３１τｅ（エミッタ空乏層走行時間） ＝ｒｅ　（Ｃｃ＋Ｃｅ＋Ｃｐ） τｂ（ベース走行時間） τＣ（コレクタ走行時間） τｃｃ　（コレクタ空乏層充電時間） ＝　　（Ｒｅ＋Ｒｃ）　　（Ｃｃ＋Ｃｐ）但し　ｒｅ；
エミッタ微分抵抗 Ｃｅ；エミッタ容量 Ｃｐ；寄生容量 Ｒｅ；エミッタ抵抗 ＲＣ；コレクタ抵抗 で表わされる。

したがって、エミッタ抵抗、ベース抵抗、コレクタ抵抗
および接合容量が小さいほど高周波特性は向上する。

ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成したいわゆるヘテロ接合バ
イポーラトランジスタにすると、ベース抵抗を低くする
ことができ、高周波特性の優れたトランジスタの得られ
ることが知られている。

（例えば　米国特許　２，５６９．３４７号。

米国特許　３，４１３．５３３号。

米国特許　３．７８０，３５９号） これは材料を適当に選ぶことにより、エミッターベース
接合部のバンド構造を、電子に対してはあまり障壁にな
らず、ホールに対して大きな障壁となるように構成でき
ることによる。そのため、ベースのキャリア濃度（ホー
ル濃度）を非常に高くすることができる。したがって、
ベース抵抗を極端に小さくすることができ、その結果と
して最大発振周波数Ｆ　１ｌｌａｘの非常に大きな値が
得られるものである。その代表的な例は、エミッタにＡ
ｌｘＧａ、−ＸＡｓを、ベースとコレクタにＧａＡｓを
用いたものである。

したがってエミッタパターンにヘテロ接合を用いること
により、ベース抵抗を更に下げることができる。

ベース抵抗は同じキャリア濃度であれば、ベース層が厚
いほどベース抵抗は低い、しかしベース厚みを１１する
ことは電流遮断周波数の点からこのましくない。

ベース走行時間は、ベース厚みをキャリア速度で割った
ものであり、ベース厚みが厚いほど時間が長くなる。し
たがって、ベース層の厚みを増してベース抵抗を下げる
のは好ましくない、そこでとられる方法は、エミッタと
ベース電極の間をできるだけ短くする方法である。これ
によりベース抵抗のうち、外部ベース抵抗と呼ばれるエ
ミッタパターン電極間の抵抗を下げることができる。ベ
ースの厚みが１０００人程度にまで薄くなってくると、
この外部ベース抵抗が非常に大きくなるためこの方法は
極めて有効である。

ベース電極の形成は、通常ホトリソグラフィーによって
おこなわれる。ホトリソグラフィーの精・　度は通常の
光を用いた場合、１．０ｐｍが実用上の限界である。電
子ビーム等特殊な手段を用いても、０．２５μｍが限界
である。

このリソグラフィーの限界を越えるために、セルファラ
インという手法がとられる。セルファラインという手法
を用いたバイポーラトランジスタの製造方法の従来例と
して、特開昭６１−４４４６１号公報がある。

この方法は以下の通りである。まずコレクタ。

ベース、エミッタをエピタキシャル成長させたのち、エ
ミッタパターンをつけ、エツチングによりベース層をだ
す。エミッタ上のレジストを残したままＡｕＺｎを展着
し、リフトオフでエミッタ抵抗のＡｕＺｎのみ除去する
。この後ＳｉＯ□膜を成長した後、エミッタ電極とベー
スのオーミック電極をリフトオフで形成するものである
。この方法でベース電極とエミッターベース接合の間隔
がセルフアラインメントで決定されベース抵抗は著しく
減少する。

しかしこの方法ではエミッタ電極をあとから別のマスク
を用いて形成している。そのためデバイスの最小寸法は
このエミッタ電極の幅できまる。

各接合容量はデバイスの面積に比例する。（１）〜（３
）式よりわかるように、接合容量が小さいほど高周波特
性は良い。したがって、一般にデバイス寸法は小さいほ
ど好ましい。ところで通常のホトリソグラフィーで考え
た場合、この精度が１．０μｍであることを考えると、
エミッタ電極の幅が１．０μｍ、エミッタメサ部の幅が
３．０μｍがデバイス最小寸法となる。したがってこの
方法では、これ以上小さなデバイスを得ることは困難で
ある。さらにデバイスの寸法がμｍ程度になってくると
、エミッタ電極のオーミックコンタクトが非常に重要に
なってくる。エミッタのオーミックコンタクトは電極面
積に反比例する。したがってエミッタ電極幅が小さいほ
どエミッタ抵抗が大きくなる。エミッタ抵抗の増大は（
３）式かられかるように、高周波特性を著しく損なう。

したがってエミッターベース接合とベース電極をセルフ
ァラインで形成しただけでは、エミッタ抵抗が高い、デ
バイス寸法が小さくできないなど、まだ特性として不十
分である。

発明が解決しようとする問題点 このような従来の構成では、エミッタ抵抗が小さく、デ
バイス寸法が小さく、かつベース抵抗の低いトランジス
タを得ることが困難であり、高周波特性の充分価れたも
のが得られない。

本発明はかかる点に鑑みなされたもので、エミッターベ
ース接合とベース電極をセルファラインで形成すると同
時にエミッタ電極もセルファラインで形成して、ベース
抵抗、エミッタ抵抗の両者を同時に低くすることにより
、高周波特性に優れたバイポーラトランジスタの構造を
提供することを目的としている。

問題点を解決するための手段 本発明は上記問題点を解決するため、あらかじめコレク
タ、ベース及びエミッタ層を形成しておき、その上にエ
ミッタ電極を形成した後、通常のホトリソグラフィーを
用いて、エミッタに相当する部分のみ残して、他の部分
の電極をエツチング除去し、さらにエミッタ層を湿式エ
ツチングによりエツチングしてエミッタメサ部の上にエ
ミッタ電極をセルファラインで残し、さらにベース層を
露出させると共に、湿式エツチングの結晶方位依存性を
利用してエミレタ部をレジストおよびエミッタ電極より
も内部に後退させ、そのレジストおよびエミッタ電極の
ひさしを利用として、ベース電極材料を蒸着し、エミッ
ターベース接合とベース電極をセルファラインで形成し
た後、溶剤によりレジストを除去してその上に蒸着され
た電極材料を除くことにより、エミッタ抵抗およびベー
ス抵抗の極めて低い、かつデバイス寸法の小さい、高周
波特性に優れたバイポーラトランジスタを提供するもの
である。

作用 本発明は上記した方法により、ベース抵抗及びエミじ夕
抵抗が小さく、かつデバイス寸法を小さくできるので高
周波特性が著しく改善される。

実施例 第１図は本発明の構造の一実施例を示したものである。

第１図において、１は半絶縁性ＧａＡｓ基板、２はｎ生
型ＧａＡｓコレクタ１層（電極取出し層）、３はｎ型Ｇ
ａＡｓコレクタ２層、４はｐ型ＧａＡｓベース層、５は
ｎ型Ａ　ｌｘ　ａ　Ｉ−ｘ　Ａｓ（Ｘ＝０．３）ｘミッ
タ１層、６はｎ生型ＧａＡｓエミフタ２層（電極取出し
層）、７はコレクタ電極、８はベース電極、９はエミッ
タ電極である。

各層の厚みは、半絶縁性ＧａＡｓ基板ｌが４００μｍ、
ｎ＋型ＧａＡｓコレクタ１層２が４０００人、ｎ型Ｇａ
Ａｓコレクタ２層３が４０００人、ｐ型ＧａＡｓベース
１層４が１０００人、ｎ型Ａｊ！ｘＧａ１−ＸＡｓＡｓ
エミッタ５は１０００人、電極取出し用ｎ生型ＧａＡｓ
エミフタ２層６は１０００人である。

ｎ十型ＧａＡｓコレクタ１ｊｉ１２〜ｎ＋型ＧａＡｓエ
ミッタ２層６の各層は、分子線エピタキシー（ＭＢＥ）
によって形成された。

次に本−実施例の素子の製造方法について述べる。第２
図に示すように、まず半絶縁性ＧａＡｓ基板ｌの上に分
子線エピタキシーによりｎ生型ｌＣａＡｓコレクタ１層
２．ｎ型ＧａＡｓコレクタ２層３．　ｐ型ＧａＡｓベー
ス１層４．　ｎ型Ａｊ！ｘＧａ、−ＸＡｓエミッタＩＪ
Ｗ５、ｎ十型ＧａＡｓエミッタ２Ｎ６の各層を所定の厚
みに形成した０次に真空蒸着法によりＡｕＧｅ膜９を５
００人の厚みに形成した６次に通常のホトリソグラフィ
ー法によりレジストマスクを形成し、このレジストマス
クによって、第３図に示すように、ＡｕＧｅ膜９．　ｎ
生型ＧａＡｓ６およびＡｊ＋ＸＧａ、ＸＡｓ層５部をエ
ツチングして、べ−ス層４の一部を露出させた。ＡｕＧ
ｅ膜９のエツチングはよう素（Ｉ）、よう化カリウム（
Ｋ１）の水溶液でおこなったａ　Ｇ　ａ　Ａ　ｓおよび
ＡｊｌｘＧａｌ−ＸＡｓのエツチングは、硫酸（Ｈ２Ｓ
Ｏ４）−過酸化水素（Ｈ２Ｏ２）−８２０混合液を用い
ておこなった。ＧａＡｓ基板として、（１００）を用い
、矩形エミッタの辺の方向を、ＧａＡｓ結晶軸　＜　１
１０　＞方向に４５度の角度になるように配置してエツ
チングした結果、第３図に示すようにその断面部をほぼ
垂直の形にエツチングすることができた。またレジスト
およびＡ　ｕ　Ｇ　ｅ　”２１極の端の部分直下では、
ＧａＡｓ＝　　Ａ　ｊ２　ｘＧａｌ−ＸＡｓのサイドエ
ッチにより、レジストおよびＡｕＧｅの短いひさしが形
成されている。

次にこの上からＡｕを５００人、第４図に示すように真
空蒸着した。第４図において、８°はレジストＩＯ上に
真空蒸着されたＡｕである。

ＡｕＧｅおよびレジストのひさしのため、分子がほぼ直
線的にとんでくる真空蒸着法を用いれば、Ａｕ膜はｎ生
型ＧａＡｓエミッタ２層には付着しない。次にアセトン
によりレジストを除去してその上に謂着されたＡｕを除
去した。

次に通常のエツチング、ホトリソグラフィー。

真空蒸着により、コレクタの一部を露出させ、コレクタ
電極を形成した。

→田←粥嗣← 本−実施例の構造のエミッタ電極は、セルファラインに
よりエミッタメサ部の全面についている。

エミッタ抵抗はエミッタ電極の面積に反比例するので、
このような構造により、エミッタメサ部面積に対して、
エミッタ抵抗を最小にすることができる。さらにエミッ
タ電極とエミッタメサ部のマスク合せの必要性がないた
め、エミッタメサ部の面積をホトリソグラフィーの最小
寸法にまで小さくすることができる。

さらにエミッターベース接合とベース電極がセルファラ
インで形成されているため、ベース抵抗を著しく小さく
することができる。

本−実施例の方法で、単にエミッタとコレクタをおきか
えて作れば、全く同様のプロセスでコレクタ抵抗を小さ
くすることができる。コレクタ抵抗の低減は、（３）か
ら分るようにエミッタ抵抗低減の効果と同等であり、こ
のようにコレクタが上にくる構造（面積が小さくなるた
め上にくる部分０コンタクト抵抗がとくに問題となる）
のものではとくに有効である。またこの場合には、直接
的にはコレクターベース接合とベース電極がセルファラ
インとなるが、この時実質的に電子がエミッタから注入
されるのは、このコレクタ直下のエミッターベース接合
であり、したがってエミッターベース接合とベース電極
をセルファラインにしたのとほぼ類似に効果が得られる
０以上のことがらコレクタとエミッタを置き換えて作っ
てもほぼ同様の効果が得られ、晶周波特性が改善される
。

本−実施例では、ヘテロ接合バイポーラトランジスタの
特徴を生かして、ベース領域のキャリア濃度を極めて高
くしている（実施例では１・１０１９／ｃＩＩｔのキャ
リア濃度を用いた）ため、ベース層厚みを１０００人と
薄くしても充分ベース抵抗は低い値となる。

本−実施例で得られたヘテロ接合トランジスタは予想さ
れたように以下の特徴を示した。エミッタ幅３μｍのト
ランジスタの場合、まずエミッタ電極がエミッタメサ部
にセルファラインで形成されたので、エミッタ抵抗がセ
ルファラインでない場合の約１／３となった。さらにエ
ミッターベース接合とベース電極間がセルファラインで
形成されたため、この間隔を０．１μｍで形成すること
ができた。これによりセルファラインを用いない場合に
比べ、ベース抵抗を１１５にできた。これにより電流遮
断周波数Ｆｔは約３０％、最大発振周波数ＦＩＩＩａｘ
は、約２．６倍に向上した。

さらに通常の光を用いたホトリソグラフィーでも、エミ
ッタ幅１．０μｍの微小デバイスを作ることができた。

本−実施例では、エミッターベース接合とベース電極間
の間隔は０．ｌ、ｃ＋ｍと極めて短くすることができた
。この間隔はエミッタ１層およびエミッタ２層のサイド
エツチングに依存する。したがって、エミッタ１層とエ
ミッタ２層の厚みをかえることによって制御することが
できる。基板に（１００）のＧａＡｓを用い、はぼ矩形
のエミッタメサの辺の方向を、ＧａＡｓの結晶軸方位＜
１１０＞方向に４５度の方向になるように配置し、硫酸
−過酸化水素系のエツチング液を用いることにより、サ
イドエツチングの断面をほぼ垂直にすることができた。

その場合のサイドエツチングの長さは、はぼエミッタ１
層およびエミッタ２層の厚みの半分となる。本−実施例
では、この厚みが２００人であり、その結果、サイドエ
ツチングの長さが約１０００人（０，１μｍ）となった
。

この厚みをさらに薄くすれば、エミッターベース接合−
ベース電極間隔をさらに短くすることができる。これに
よりベース抵抗をさらに下げることが可能である。すな
わちエミッタ層の厚みを変えることにより、このセルフ
ァラインの間隔を数μｍから原理的には０μｍまでほぼ
任意に制御ＩＩすることができる。

エミッタメサ部矩形直線部の結晶方位を他の方向に選ぶ
と、サイドエツチングされた断面部は、一般には垂直と
はならない。この場合には真空蒸着されたベース電極材
料がエミッタのサイドエツチングされた部分に付着しや
すく、安定してエミックーベース接合−ベース電極間陪
を制御することが難しい。

本−実施例では、エミッタ電極もひさしを形成している
が、レジストのひさしがあれば本−実施例の効果は得ら
れる。

本−実施例では、エミッタ輻３μｍのトランジスタで９
０％以上の歩留りが得られたが、他の結晶軸方位を用い
た場合にはこれほど良い歩留りは得られなかった。

本−実施例のようなサイドエツチングの効果を得るのは
、結晶方位とエツチング液の組合せを適当に選ぶことに
より始めて可能なものである。

ＩｎＧａＡｓ、ＧａＡＳＰ等のｍ−ｖ化合物半導体材料
の場合、本−実施例で示した結晶方位とエツチング液を
用いることにより、同様にしてデバイスを形成すること
ができた。

本−実施例ではエミッタ電極にＡｕＧｅを用い、エツチ
ング液として、Ｉ−ＫＴ系を用いた。エミッタ電極とし
て、他の合金、例えばＡｕＧｅＮ　ｉなどを用いても同
様にデバイスを形成することができた。ＧａＡｓのオー
ミックコンタクト材料として最も適当なものは金および
その合金である。

金糸の材料のエツチング液としてはいわゆる王水と本−
実施例のｌ−Ｋ１系以外に適当なものがない。王水の場
合ＧａＡｓも激しくエツチングされてしまうため適当で
なかった。ｌ−Ｋ１系の場合、真空蒸着のさいの基板温
度が極めて重要であることがわかった。基板温度が１５
０度Ｃをこえると、ＧａＡｓと金の反応が起こり木−実
施例のように金糸材料のみをエツチングして除去するこ
とはできなかった。したがって、エミッタ電極を真空蒸
着で形成する時基板温度は１５０度Ｃ以下でなければな
らない。本発明におけるエミッタ電極のセルファライン
は、エミッタ電極を真空蒸着する時、端板温度が１５０
度Ｃ以下であればｌ−Ｋ１系エツチング液を用いること
により、金糸材料のみをエツチングしＧａＡｓエミッタ
の表面でエツチングをとめられることを見出したことに
より始めて可能となったものである。

本−実施例では、電極取出しのためのコレクタ１層およ
びエミッタ２層を設けたがトランジスタの動作としては
木質的なものではなく、コレクタ層およびエミッタ層さ
えあればよいことは明らかである。

また木−実施例では、半導体としてＧａＡｓ−ＡｌｘＧ
ａ、−ＸＡｓを用いたが、他の半導体材料、例えば１ｎ
ＧａＡｓ、ＧａＡｓＰ等他のｍ等地化合物半導体を用い
ても作成することができる。またＡ１濃度として、ｘ＝
０．３を用いたが、これは０〜ｌの範囲で任意に選ぶこ
とができる。

本−実施例では、エミッタ。コレクタをｎ型に、ベース
をｐ型にしたが、エミッタ、コレクタをｐ型に、ベース
をｎ型にすることもできる。

本−実施例では、基板側にコレクタを、上部にエミッタ
を形成したが、前述した如く同様の製造方法によりＪＪ
ＩＨ側にエミッタを、上部にコレクタを形成することも
できる。この場合にもコレクタ抵抗を小さくでき、高周
波特性を改善できることミッタメサ部にセルファライン
で形成することにより、エミッタ抵抗を下げると同時に
、デバイス寸法の微小化を可能とし、エミッターベース
接合とベース’：ｔ、Ｆｆｔをセルファラインで形成す
ることにより、ベース抵抗を著しく下げることによって
、高周波特性に優れたバイポーラトランジスタを提供す
るものである。

【図面の簡単な説明】 第１図は本発明の一実施例の構造図、第２図〜第４図は
本発明の構造を実現するための製造途中の構造図である
。 １・・・・・・半絶縁性ＧａＡｓ基板、２・・・・・・
ｎ＋ＧａＡｓコレクタ（またはエミッタ）１層（電極取
出し層）、３・・・・・・ｎ型ＧａＡｓコレクタ（また
はエミッタ）２層、４・・・・・・ｐ型ＧａＡｓベース
層、５・・・・・・ｎ型ＧａＡｓエミッタ（またはコレ
クタ）１層、６・・・・・・ｎ中型ＧａＡｓエミッタ（
またはコレクタ）２層（電極取出し層）、７・・・・・
・コレクタ（またはエミッタ）ｆｉｌ’ｉ、８・・・・
・・ベース電極、９・・・・・・エミッタ（またはコレ
クタ）電極、１０・・・・・・レジスト。 代理人の氏名　弁理士　中尾敏男　はか１名１−一一暴
Ｉ仄 ４−“−へ°−χ 第２図

Claims (10)

【特許請求の範囲】
1. （１）少なくともコレクタ層、ベース層およびエミッタ
   層をこの順に有する半導体基板において、前記エミッタ
   層の上に、エミッタ電極を形成した後、レジストを塗布
   し、エミッタメサパターンを残して、露光、現像後、エ
   ミッタ部を除く部分の前記電極をエッチングにより除去
   し、更に湿式エッチングによって前記ベース層を露出さ
   せると共に、前記エミッタを前記レジストよりも内部に
   後退させてひさしを形成し、その上からベース電極を真
   空蒸着した後、前記レジストを溶剤で除去することによ
   って、前記エミッタ上に蒸着されたベース電極用金属を
   除去したことを特徴とするセルフアラインバイポーラト
   ランジスタの製造方法。
2. （２）エミッタとして、少なくともベースの半導体より
   も禁制帯エネルギー幅の大きい半導体を用いたことを特
   徴とする特許請求の範囲第（１）項記載のセルフアライ
   ンバイポーラトランジスタの製造方法。
3. （３）半導体基板として、III−Ｖ化合物半導体を用い
   たことを特徴とする特許請求の範囲第（１）項記載のセ
   ルフアラインバイポーラトランジスタの製造方法。
4. （４）半導体基板として、（１００）またはそれと等価
   な面方位を有するＧａＡｓまたは ＡｌＧａＡｓを用い、エミッタの形状が実質的に矩形で
   あり、該矩形の辺の結晶軸方位が ＜１１０＞方向に対して４５度の方位に等価な方位を取
   るようにし、湿式エッチング液として、硫酸、過酸化水
   素、水の混合液を用いたことを特徴とする特許請求の範
   囲第（１）項記載のセルフアラインバイポーラトランジ
   スタの製造方法。
5. （５）エミッタ電極材料として金または金を主成分とす
   る合金を用い、真空蒸着時の基板温度が１５０度Ｃ以下
   になるようにたもち、そのエッチング液として、よう素
   、よう化カリウム、水の混合液を用いたことを特徴とす
   る特許請求の範囲第（１）項記載のセルフアラインバイ
   ポーラトランジスタの製造方法。
6. （６）少なくともエミッタ層、ベース層およびコレクタ
   層をこの順に有する半導体基板において、前記コレクタ
   層の上に、コレクタ電極を形成した後、レジストを塗布
   し、コレクタメサパターンを残して、露光、現像後、コ
   レクタ部を除く部分の前記電極をエッチングにより除去
   し、更に湿式エッチングによって前記ベース層を露出さ
   せると共に、前記コレクタを前記レジストよりも内部に
   後退させてひさしを形成し、その上からベース電極を真
   空蒸着した後、前記レジストを溶剤で除去することによ
   って、前記コレクタ上に蒸着されたベース電極用金属を
   除去したことを特徴とするセルフアラインバイポーラト
   ランジスタの製造方法。
7. （７）エミッタとして、少なくともベースの半導体より
   も禁制帯エネルギー幅の大きい半導体を用いたことを特
   徴とする特許請求の範囲第（６）項記載のセルフアライ
   ンバイポーラトランジスタの製造方法。
8. （８）半導体基板として、III−Ｖ化合物半導体を用い
   たことを特徴とする特許請求の範囲第（６）項記載のセ
   ルフアラインバイポーラトランジスタの製造方法。
9. （９）半導体基板として、（１００）またはそれと等価
   な面方位を有するＧａＡｓまたは ＡｌＣａＡｓを用い、コレクタの形状が実質的に矩形で
   あり、該矩形の辺の結晶軸方位が ＜１１０＞方向に対して４５度の方位に等価な方位を取
   るようにし、湿式エッチング液として、硫酸、過酸化水
   素、水の混合液を用いたことを特徴とする特許請求の範
   囲第（６）項記載のセルフアラインバイポーラトランジ
   スタの製造方法。
10. （１０）コレクタ電極材料として金または金を主成分と
    する合金を用い、真空蒸着時の基板温度が１５０度Ｃ以
    下になるようにたもち、そのエッチング液として、よう
    素、よう化カリウム、水の混合液を用いたことを特徴と
    する特許請求の範囲第（６）項記載のセルフアラインバ
    イポーラトランジスタの製造方法。