JPS63263761A - バイポ−ラトランジスタの製造方法 - Google Patents

バイポ−ラトランジスタの製造方法

Info

Publication number
JPS63263761A
JPS63263761A JP9890587A JP9890587A JPS63263761A JP S63263761 A JPS63263761 A JP S63263761A JP 9890587 A JP9890587 A JP 9890587A JP 9890587 A JP9890587 A JP 9890587A JP S63263761 A JPS63263761 A JP S63263761A
Authority
JP
Japan
Prior art keywords
base
layer
insulating film
collector
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9890587A
Other languages
English (en)
Inventor
Kazuo Eda
江田 和生
Masaki Inada
稲田 雅紀
Toshimichi Ota
順道 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9890587A priority Critical patent/JPS63263761A/ja
Publication of JPS63263761A publication Critical patent/JPS63263761A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波特性に優れたバイポーラトランジスタの
製造方法に関するものである。
従来の技術 従来のバイポーラトランジスタの代表的構造は、n型シ
リコン基板の上に、エピタキシャル成長によって設けら
れたn+コレクタと、そこに拡散によって設けられたp
型ベース、さらにその上に拡散または合金によって設け
られたn型エミフタからなる。
これはnpnトランジスタであるが、pnpトランジス
タでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンを用いて、
エミッターベース、コレクタを形成している。
ところで高周波特性に関係するトランジスタの動作速度
は、エミッターベースおよびベース−コレクタ接合容量
の充放電の時定数と電子のエミッターコレクタ間走行時
間に依存する。
バイポーラトランジスタの最大遮断周波数Fmaxは Fmax  =F t/  (8mRbCc)−・・・
+1]Ft;電流遮断周波数 Rbiベース抵抗 CC;コレクタ容量 で表わされる。
したがって、コレクタ容量とベース抵抗が小さいほど高
周波特性は向上する。
また電流遮断周波数Ftは、電子のエミフクーコレクタ
間走行時間τと関係し以下のように表わされる。
Ft−1/2πτ        ・・・・・・(2)
τ;τe+τb+τC+τc c  −−+31τe 
(エミッタ空乏層走行時間) =Rb (Cc+Ce+Cp) τb(ベース走行時間) τC(コレクタ走行時間) τcc(コレクタ空乏層充電時間) = (Re+Rc)(Cc+Cp) ただし Ce;エミッタ容量 Cp;寄生容量 Re;エミッタ抵抗 RC;コレクタ抵抗 で表わされる。
したがうて、ベース走行時間は当然のことながらベース
長が短いほど早くなり、したがってやはりベース走行時
間が短いほど高周波特性が改善される。
従来例のこのような単純な製法にもとづく単純な構造で
、接合容量が小さくかつ良好なオーミックコンタクトを
とりながら、ベース長の短いトランジスタを得ることは
困難であり、したがって高周波特性の優れたものは得ら
れなかった。
ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成(ヘテロ接合バイポーラト
ランジスタ)すると、ベース抵抗を低くすることができ
、高8周波特性の優れたトランジスタの得られることが
知られている。(例えば米国特許; 2569347号
公報、米国特許;3413533号公報1米国特許;3
780359号公報) これは材料を適当に選ぶことにより、エミッターベース
接合部のバンド構造を、電子に対してはあまり障壁にな
らず、ホールに対して大きな障壁となるように構成でき
ることによる。そのため、ベースのキャリア濃度(ホー
ル濃度)を非常に高くすることができる。したがって、
ベース抵抗を極端に小さくすることができ、その結果と
して最大遮断周波数F taaxの非常に大きな値が得
られるものである。その代表的な例は、エミッタにA 
j x G a 1−x A s  (0< x < 
1 )を、ベースとコレクタにGaAsを用いたもので
ある。
しかし単にベース抵抗を下げただけでは、まだ接合容量
が大きく、またベース長を短くしようとすると電極の取
出しがうまくできない、外部ベース抵抗が大きくなるな
どの理由から、それほど高周波特性の優れたものは得ら
れていない。
特公昭55−3829号公報には、このベース電極の取
り出しを改良した従来例が記載されている。
まずGaAs基板上に、液相エピタキシャル法によりn
型コレクタ層、p型ベース層、n型エミッタ層を形成す
る。つぎにメサエッチングによりのコレクタ層の一部を
露出させ、その部分に再び液相エピタキシャルによって
ベース電極取り出しのためのp型AI!Xca、−XA
SNを形成し、前記コレクタ層にコレクタ電極、前記p
型AAXGa、−xAs層にベース電極、前記エミッタ
層にエミッタ電極を形成したものである。
しかしこのような方法では、後から形成したp型Aj!
XGa、XAsベース電極取り出し層とエミッタの間に
寄生の接合容量が発生するため、エミッターベース間の
接合容量が大きくなったと同じ悪影響があり高周波特性
の面から考えて好ましくない、また液相エピタキシャル
法で成長させる場合は、通常850℃程度にまで温度を
上げる必要があり、そのためへテロ接合界面で拡散など
の問題が生じこれも好ましくない。
発明が解決しようとする問題点 このような従来の構成では、ベース長が短くかつ抵抗が
低く、接合容量の小さい素子を得ることが困難であり、
高周波特性の充分価れたものが得られない。
本発明はかかる点に鑑みなされたもので、ベース電極の
取り出しの容易さをもったまま、極めてベース長が短く
かつベース抵抗が低く、さらに接合容量が小さい構造を
提供することを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するため、あらかじめエミン
タ、ベースおよびコレクタ層を、基板側からこの順に形
成しておき、その上に絶縁膜を形成した後、通常のホト
リソグラフィーを用いて、コレクタに相当する部分にイ
オン注入用マスクを形成し、この部分のみ残して、前記
絶縁膜をエツチングし、さらにコレクタ層をドライエツ
チングによりエツチングしてベース層を露出させた後、
前記イオン注入用マスクを用いて、前記ベース層直下の
ベース側エミッタ層にイオン注入を行い、イオン注入用
マスク除去後、熱処理によりイオン注入部のみを高抵抗
化した後、その上に化学気相成長(CV D)法によっ
て、エツチングにより生じた段゛差部を被うようにして
、絶縁膜を形成し、さらにドライエツチングによって、
前記絶縁膜の上から見て最も薄い部分である前記露出ベ
ース層上部の前記絶縁膜のみをエツチング除去した後、
前記絶縁膜をマスクとしてエピタキシャル成長技術を用
いて、前記露出ベース層上部にベースと同一導電型の半
導体層を前記コレクタとの間に空間を保ったまま成長さ
せることによって、ベース電極の取り出しの容易さを保
ったまま、ベース長の極めて短くかつ低く、さらに接合
容量の小さい構造を提供するものである。
作用 本発明は上記した構造により、ベース長が極めて短くか
つ低く、さらに接合容量が小さいので高周波特性が改善
される。
実施例 以下本発明の一実施例について図面を用いて説明する。
第1図は本発明の構造の一実施例を示したものである。
第1図において、1は半絶縁性GaAs基板、2はn中
型A 1 x G a l−x A s (X−0,3
)エミッタ1層(電極取出し層)、3はn型GaAsエ
ミッタ2N、4はp型GaAsベース1層、5はp型G
aAsベース2層(電極取出し層)、6はn型GaAs
コレクタ1層、7はn十型GaAsコレクタ2層(電極
取出し層)、8はエミッタ電極、9はベース電極、10
はコレクタ電極である。
13はイオン注入により高抵抗化されたベース側エミッ
タ部である。
各層の厚みは、半絶縁性GaAs基板1が400μm、
n中型GaAsエミッタ1層2が4000人、n型A 
1 x G a 1  x A s エミッタ2層3が
1500人、p型GaAsベース1層4が500人、p
型GaAsベース2層5が5000人、n型GaA3:
Iレジタ1層6が3000人、電極取出し用n生型Ga
Asエミッタ2層7が1500人である。2〜7の各層
は、分子線エピタキシー(MBE)によって形成された
次に本実施例の素子の製造方法について述べる。
第2図に示すように、゛まず半絶縁性GaAs基板1の
上に分子線エピタキシーにより、n十型GaAsエミフ
タ1層2、n型AAXGa1−XAsエミンタ2層3、
p型GaAsベース1層4、n型GaAsコレクタ1層
6、n十型GaAsコレクタ2層7の各層を所定の厚み
に形成した0次に化学気相成長により酸化珪素膜1)を
5000人の厚みに形成した0次に通常のホトリソグラ
フィー法と金の蒸着技術により、金12のイオン注入用
マスクを形成した0次にこの金12にマスクを利用して
、酸化珪素膜1)を湿式エツチングにより除去、次に、
第3図に示すようにn十型GaAs7およびn型GaA
s層部6をドライエツチングによりエツチング除去して
、ベースIJii4の一部を露出させた。酸化珪素膜の
エツチングはフッ酸で、GaAs膜のドライエツチング
は、塩素系ガスを用いて行った。塩素系ガスを用いたド
ライエツチングにより、第3図に示すように酸化珪素膜
と端が一致しかつ断面がほぼ垂直の形にエツチング部を
形成することができた。
次に金12のイオン注入用マスクを利用して、前記露出
ベース層直下のベース側エミッタ部の一部13に、酸素
イオンを注入し、イオン注入用マスク除去後、熱処理を
おこなって、イオン注入部のみを高抵抗化した。
次に化学気相成長法により、その上に2000人の酸化
珪素膜を形成した。化学気相成長法を用いれば、第4図
のように、エツチングにより生じた段差部を被うことが
できる0次にこれをドライエツチングすると、前記酸化
珪素膜が上から順番にエツチングされるため、第5図に
示すように上から見て最も薄い前記露出ベース層の上の
部分をまっさきにエツチング除去することができた。
次に酸化珪素膜をマスクとして上から分子線エピタキシ
ーにより、5000人のp型GaAlベース2層を第6
図に示すように再成長させた0段差部側壁は酸化珪素膜
で被われているため、このp型GaAsベース2層が、
前記コレクタ部に付着することはない、また成長温度は
600℃であり、液相エピタキシャル成長の通常の温度
(約850℃)に比べ部分低く、そのため再成長後もヘ
テロ界面はなんの損傷も受けなかった。
コレクターベース接合部と再成長したp型GaAsベー
ス2層の間の距離が外部ベース抵抗としてきくが、この
距離は側壁に着く酸化珪素膜の厚みて正確かつある程度
任意に変えることができる。したがって外部ベース抵抗
を極めて低くできる。
次にホトレジストを塗布した。コレクタ部の幅が十分小
さい場合には、ホトレジストの流動性が良いため表面が
平坦化する。そこでドライエツチングをおこなうと、最
も高い前記コレクタ上部の酸化珪素膜のみを露出するこ
とができた。
次にフッ酸に浸すと酸化珪素膜が溶けて、その上のGa
As系再成系膜成長膜5°ども除去しコレクタ部の頭を
露出することができた。
次にAura系のn型GaAsに対するオーミックコン
タクト周電極材料を真空蒸着した。前記ホトレジストを
除去すると、前記コレクタ部以外の蒸着された金属は、
すべてホトレジストと共にリフトオフされ、前記コレク
タ部にのみ電極材料10を形成することができた。
次に、通常のホトリソグラフィーおよび真空蒸着および
熱処理技術により、再成長させたベース上に9のベース
電極を、またエツチングにより露出させたエミッタ1層
部に、エミッタ電極8を形成した。
→ト明℃づ亦某一 本実施例の構造のベース−エミッタ接合容量(C6)は
、コレクタメサ直下の接合容量とベースメサ直下の接合
容量との和となる。この場合ベースメサ直下の接合容量
は、ベース側エミフタ部が高抵抗化しているため、イオ
ン注入により高抵抗化してない場合に比べ、2程度に小
さくなる。
トランジスタの構成上この部分に占める割合が非常に大
きいため、全体としてのベース−エミッタ接合容量はA
以下となる。
本実施例の構造のコレクタ容i1 Ccは、コレクタ部
がベース部の上に形成されたメサ状となっているため、
コレクタ部がベース部の下に形成された場合よりもコレ
クターベース接合面積を小さくできることから、小さく
なる。さらに、ベース電極取り出し層を、酸化珪素膜の
側壁を残して分子線エピタキシーにより成長したため、
コレクタ部と再成長部との間が空間で分離されており、
そのためこのような側壁分離を設けずに成長させた場合
に比べ明らかに減少している。
さらに、本実施例の構造のベース長は、500人と極め
て短い。バイポーラトランジスタのベース走行時間τb
は、 r b = L b / V e        −−
+41Lb;ベース長 ve;ベースにおける電子の速度 で与えられる。
したがって、ベース長を短くすることによりベース走行
時間にもとづく高周波特性は大幅に改善される。
本実施例では、ヘテロ接合バイポーラトランジスタの特
徴を生かして、ベース領域のキャリア濃度を極めて高(
している(実施例ではl・10/cjのキャリア濃度を
用いた)他に、実際ベースとして動作する以外の部分の
厚みが5000人と厚いため、ベースの引出しにまつわ
るベース抵抗を極めて低くできる。具体的にはベースの
厚みを500人にした場合に比べ、10倍の厚みにした
ことから外部ベース抵抗をほぼ1/l Oにできる。
(1)式かられかるように、ベース抵抗が1/10にな
れば、F maxは10(約3.1)倍になり著しく改
善の効果のあることがわかる。また本実施例の製造方法
を用いれば、極めて薄いベースに対してもその引出しは
極めて容易である。
またコレクターベース接合部と再成長により形成したp
型GaAsベース2層との距離は、側壁についた酸化珪
素膜の厚みにより正確かつ最小に形成できるため、この
部分の外部ベース抵抗を非常に小さくすることができる
以上述べた如く、本発明の方法によれば、接合容量(C
e、Cc)、 ベース抵抗Rh、ベース長Lbのすべて
を同時に減少させることができるため最大遮断周波数の
極めて高い高周波特性に優れたトランジスタを得ること
ができる。
本実施例で得られたヘテロ接合トランジスタは予想され
たように以下の特徴を示した。まず500人という非常
に薄いベースに良好なオーミック電極を形成することが
できた。そのためベース走行時間が短くなった。さらに
接合容量も小さくなった。さらにベース抵抗も小さくな
った。以上のことから、コレクタ面積を同一寸法にした
場合、従来のものに比べて高周波特性が非常に向上した
本実施例では、ベース長として500人の例を示したが
、分子線エピタキシー技術を用いれば、さらに薄くする
ことが可能である。そのほかに、例えば、有機金属化学
気相成長(MO−CVD)法を用いても同様の薄いベー
スを作成することができる。
本実施例では絶縁膜として酸化珪素膜を用いたが窒化珪
素膜でも同様な結果が得られており、GaAsのエツチ
ング時にやられず、かつ分子線エピタキシーの成長温度
(約600度C)で安定な材料であればこれらにかぎら
れる必要の無いことは明らかである。
また本実施例では、半導体としてGaAs−AIXCr
a、−XA3を用いたが、他の半導体材料、例えばIn
P−1nGaAs等他のm−v化合物半導体を用いても
作成することができる。またA14度として、X=0.
3を用いたが、これはO〜1の範囲で任意に選ぶことが
できる。
本実施例では、エミッタ、コレクタをn型に、ベースを
p型にしたが、エミッタ。コレクタをp以上述べた如く
、本発明は、ベース電極の取り出しの容易さを保ったま
ま、ベース長を著しく短くかつ抵抗を低くし、さらに接
合容量を小さくし高周波特性に優れたバイポーラトラン
ジスタを、提供するものである。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2回〜第6
図は本発明の構造を実現するための製造途中の構造図で
ある。 l・・・・・・半絶縁性GaAs基板、2・・・・・・
、n+GaAsエミンタ1層(電極取り出しN)、3・
・・・・・n型AnxGa、−XAsエミッタ2層、4
・・・・・・p型(:、aAsベース171.5− p
型GaAsベース2層(電極取り出し層)、6・・・・
・・n型GaAsコレクタ1層、7・・・・・・n+型
GaAsコレクタ2層(電極取り出しN)、8・・・・
・・エミッタ電極、9・・・・・・ベース電極、10・
・・・・・コレクタ電極、1)・・・・・・酸化珪素膜
、12・・・・・・イオン注入用マスク、13・・・・
・・イオン注入高抵抗部。 代理人の氏名 弁理士 中尾敏男 はか1名第1図 第2図 第3図 第4図 第5図

Claims (4)

    【特許請求の範囲】
  1. (1)少なくともエミッタ層、ベース層およびコレクタ
    層を、この順で有する半導体基板の上に、絶縁膜を形成
    した後、コレクタ部を被うイオン注入用マスクを形成し
    た後、前記マスク部を除く部分の前記絶縁膜をエッチン
    グにより除去し、さらにドライエッチングによって前記
    ベース層を露出させ、その上から前記イオン注入用マス
    クを用いて、前記露出ベース層直下のベース側エミッタ
    部にイオン注入を行った後、熱処理によりイオン注入部
    のみを高抵抗化し、さらにその上から段差を被うように
    して、絶縁膜を形成し、ドライエッチングによって、前
    記段差部側壁についた前記絶縁膜は残した状態で、露出
    させた前記ベース層の上の絶縁膜のみを除去し、その上
    から前記絶縁膜をマスクとし、前記ベースと同一導電型
    のベース電極取出し層をエピタキシャル成長させること
    によって、前記コレクタ層と前記ベース電極取出し層と
    の間に空間を保ったまま成長させた後、前記コレクタ部
    上部絶縁膜上についたベースと同一導電型の半導体層を
    除去し、前記コレクタ層、前記ベース電極取出し層およ
    び前記エミッタ層それぞれにコレクタ電極、ベース電極
    、エミッタ電極を形成したことを特徴とするバイポーラ
    トランジスタの製造方法。
  2. (2)エミッタとして、少なくともベースの半導体の禁
    制帯エネルギー幅よりも大きい半導体を用いたことを特
    徴とする特許請求の範囲第(1)項記載のバイポーラト
    ランジスタの製造方法。
  3. (3)半導体基板として、III−V化合物半導体を用い
    たことを特徴とする特許請求の範囲第(1)項記載のバ
    イポーラトランジスタの製造方法。
  4. (4)絶縁膜として、酸化珪素または窒化珪素を用いた
    ことを特徴とする特許請求の範囲第(1)項記載のバイ
    ポーラトランジスタの製造方法。
JP9890587A 1987-04-22 1987-04-22 バイポ−ラトランジスタの製造方法 Pending JPS63263761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9890587A JPS63263761A (ja) 1987-04-22 1987-04-22 バイポ−ラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9890587A JPS63263761A (ja) 1987-04-22 1987-04-22 バイポ−ラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS63263761A true JPS63263761A (ja) 1988-10-31

Family

ID=14232147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9890587A Pending JPS63263761A (ja) 1987-04-22 1987-04-22 バイポ−ラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS63263761A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210669A (ja) * 1982-09-17 1984-11-29 フランス国 高速ヘテロ接合バイポーラ半導体装置
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
JPS61188966A (ja) * 1985-02-16 1986-08-22 Fujitsu Ltd 高速半導体装置の製造方法
JPS6211270A (ja) * 1985-07-08 1987-01-20 Matsushita Electronics Corp トランジスタの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210669A (ja) * 1982-09-17 1984-11-29 フランス国 高速ヘテロ接合バイポーラ半導体装置
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
JPS61188966A (ja) * 1985-02-16 1986-08-22 Fujitsu Ltd 高速半導体装置の製造方法
JPS6211270A (ja) * 1985-07-08 1987-01-20 Matsushita Electronics Corp トランジスタの製造方法

Similar Documents

Publication Publication Date Title
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
JP2851044B2 (ja) 半導体装置の製造方法
JPS63263761A (ja) バイポ−ラトランジスタの製造方法
JP2623655B2 (ja) バイポーラトランジスタおよびその製造方法
JPS63188968A (ja) バイポ−ラトランジスタの製造方法
JPS6218761A (ja) ヘテロ接合トランジスタの製造方法
JPS63263762A (ja) バイポ−ラトランジスタの製造方法
JPS62152165A (ja) バイポ−ラトランジスタの製造方法
JPS63188969A (ja) バイポ−ラトランジスタの製造方法
JPH0575169B2 (ja)
JPS61294857A (ja) バイポ−ラトランジスタの製造方法
JPH0577173B2 (ja)
JPH0577172B2 (ja)
JP2841380B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2976664B2 (ja) バイポーラトランジスタの製造方法
JPS6218762A (ja) ヘテロ接合トランジスタおよびその製造方法
JPS6316662A (ja) バイポ−ラトランジスタの製造方法
JP2770586B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPS635564A (ja) ヘテロ接合型バイポ−ラトランジスタ
JPS6381977A (ja) ヘテロ接合バイポ−ラトランジスタ
JPS6316666A (ja) セルフアラインバイポ−ラトランジスタの製造方法
JPH0577174B2 (ja)
JP2526627B2 (ja) バイポ―ラトランジスタ
JPH0453108B2 (ja)
JPS6343370A (ja) 半導体装置およびその製造方法