JPS59210669A - 高速ヘテロ接合バイポーラ半導体装置 - Google Patents

高速ヘテロ接合バイポーラ半導体装置

Info

Publication number
JPS59210669A
JPS59210669A JP17204783A JP17204783A JPS59210669A JP S59210669 A JPS59210669 A JP S59210669A JP 17204783 A JP17204783 A JP 17204783A JP 17204783 A JP17204783 A JP 17204783A JP S59210669 A JPS59210669 A JP S59210669A
Authority
JP
Japan
Prior art keywords
base
region
emitter
semiconductor device
electrons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17204783A
Other languages
English (en)
Other versions
JPH0586658B2 (ja
Inventor
ダビツド・ジー・アンクラ
レスター・エフ・イーストマン
ウオルター・エイチ・クー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etat Francais
Original Assignee
Etat Francais
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etat Francais filed Critical Etat Francais
Publication of JPS59210669A publication Critical patent/JPS59210669A/ja
Publication of JPH0586658B2 publication Critical patent/JPH0586658B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7376Resonant tunnelling transistors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、バイポーラトランジスタ、パーミアブルベー
ストランジスタ、プレーナドープト障壁トランジスタの
ととき3端子型半導体固停装置に関し、更に詳細には、
近弾動的電子運動(n・eat’1)allistic
 electron motion )  を許容する
ごとくエミッターベース障壁が形成され、非常に高速で
動作可能な半導体装置に関する。
(背景技術) 常流がエミッタからベースを介しコレクタに流れ、この
電流の流れがベース常流またはベース電圧により調整さ
れるような「垂直構造」を有する半導体装置では、電荷
キャリヤを該装置を介して移動させる拡散機構のため、
高周波領域において制限が生じてくる。この拡散の制限
はベース領域の厚さを減少させることにより低減させる
ことが可能であるが、このような低減はベース抵抗を増
加させ好ましくない。更に、通常のノくイボーラヘテロ
接合半導体装置では電子が小さ℃・熱エネルギー (約
26meV’ ) テベース領域に注入されるため、上
述のベース領域の厚さの減少によっては拡散機構の制限
は完全には除去されない。従って、この種の装置を高周
波、とりわけマイクロ波周波数領域用に製造することは
完全には成効してし・なかったO エサキ(Esaki )氏に付与された米国特許第32
09215号は、狭いベース領域が与えられているが、
エミッタ、ベース及びコレクタは同じ導電形であるペテ
ロ接合半導体装置が開示されている先願特許である。こ
の特許には、トンネル効果が発生する構造が開示されて
いるが、反対の導電形を有するベースを具備するペテロ
接合トリオードJ)使用についての考えは何ら開示され
ていない。
ハーブラム(Herblum )氏に伺与された米国特
許第4286275号は3端子半導体装置に関し、大き
なスイッチング速度を得るための構造に向けられている
。この特許は電荷キャリヤの拡散運動の制限を認識し、
優勢な電流注入機構がトンネル効果によるものとなるよ
うにエミッタ(またはキャリヤ注入領域)の障壁の高さ
及び幅を選択することによりこの問題を解決している。
チャン(Chaing )氏等に付与された米国特許第
4173763号は、高速動作可能な装置を提供するた
めに100A以下の厚さのベースが使用され、エミッタ
からコレクタへのトンネルを形成するごときへテロ接合
トランジスタに関している。
上述の先行特許には、拡散機構の制限が知られているこ
と及び多くの試みが高周波数で動作するトランジスタを
製造するため種々の構造により上記の問題点を克服する
べくなされていることが示されているが、これらの先行
特許はキャリヤの弾劾輸送または近弾動輸送が動作速度
を改善するために使用できることを提示していない。
GaAsバイポーラトランジスタの薄いベース内におけ
る弾劾運動がロール(FLohr)氏等により提示され
ているが(SSE 17.729頁、 1974年参照
)、彼らは、電子が上方の谷部に散乱されるごとき散乱
効果が高エネルギー運動により導びかれるという事実を
考慮しておらず、またポテンシャル障壁が電子を放出す
るために使用できるという事実を認識しておらず、更に
このような運動が高速動作を得るための拡散制限の問題
を解決するために使用されている事実をみすごしている
(発明の課題) 本発明の目的は、拡散機構の制限を克服する、高速動作
可能な3端子型へテロ接合バイポーラ半導体装置を提供
することにある。
本発明の別の目的は、エミッタ領域及びコレクタ領域と
反対の導電形で形成されたベース領域を有し、ベース領
域の厚さが少数キャリヤの平均自由行程の長さ程度であ
り、キャリヤがエミッターベース・ヘテロ接合の砥遵帯
不連続部により生じた障壁によりエミッタ領域からベー
ス領域に注入されるごときパリスティックへテロ接合バ
イポーラトランジスタを提供することにある。
本発明の更に別の目的は、拡散機構による制限を、電子
を上方のエネルギー谷部に散乱させるエネルギーに近い
がそれ以下であるエネルギーに加速する役割をするエミ
ッターベース界面障壁を付与することにより克服した高
速動作可能なヘテロ接合バイポーラトランジスタを提供
することKある。
本発明の更に別の目的は、散乱なしで近弾動市。
子運動を許容するエミッターベース障壁を有するバリス
ティックへテロ接合バイポーラトランジスタを提供する
ことにある。
簡単に言えば、本発明は、エミッターベース接合がGa
MAs−GaAs接合もしくは他の川−■族化合物より
なる、エミッタ領域、ベース領域及びコレクタ領域を有
するヘテロ接合バイポーラ半導体装置に向けられたもの
である。この半導体装置は、エミッタ物質とベース物質
間の電子親和力の差が伝導帯端部にポテンシャルステノ
ブもしくは°′スパイク(5pike ) ” 障壁を
形成するごとく製造される。このスパイクは、障壁を横
切る電子の電位降下を生じせしめ、上方の谷部に散乱さ
せる(主に分極光学的フォノン相互作用(polaro
ptical pho+1oninteraction
 ) IFよる)エネルギーレベルと接近しているがそ
れ以下であるエネルギーレベルVW子を央の谷部のエネ
ルギーレベル、ELは上方の谷部のエネルギーレベルで
ある。Ga I nAsではΔE T−。
−〇、56 eVである。散乱レベル以下のエネルギー
レベルを用いることにより、近弾動電子運動が、はとん
ど衝突しないで電子が薄いベース領域を通過できるよう
になされ、この運動は相反する効果が生じる表面よりむ
しろバルクのベース領域内にて起こる。これにより、垂
直構造が電子の上限速度を十分利用可能となり、サブピ
コ秒範囲以下のエミッターコレクタ通過時間を与える。
エミッターベース伝導帯ステップまたはスパイクは、そ
の高さがそれ以降のステップにおける電子の熱イオン的
放出を許容するよつIC選択され、電子は熱エネルギー
の10倍の範囲の運動エネルギーに加速される。この運
動エネルギーは電子を上方の谷部に移送させるのに必要
なエネルギーより約り0%小さいことが好ましく、これ
により最大電子速度及び最大平均自由行程表(0,3e
V K対して0615μm0程度)を与えることができ
ろ。このエネルギーレベルにおいて、電子は拡散機構よ
りむしろドリフトにより移動し、物質中の不純物とσ)
衝突が減少される。注入された電子のいくつかについて
衝突が起こったとしてもその影響は小さく、エネルギー
はわずか10%強減少されるだけである。
求−た偏倚角の範囲も小さくすることができ(5°〜1
00)、所望の方向の電子の速度はあまり大きく変化し
ない。
スパイク領域(界面領域)の幅及び形状は、全障壁を介
するトンネル現象を防止するごとく設計され、多数電子
が適当なエネルギー(低いエネルギーではない)で加速
される。この形状は電子が注入されたときのようVCC
壬子量子論的反射を減少するように制御される。そして
障壁のスロープはベース側よりもエミッタ側において小
さくなげればならない。
GaAs半導体では熱注入エネルギーは約026#であ
る。エミッタとベース間の界面領域が例えば77cmと
なり、所望の電子速度となる。他のl1l−V族化合物
半導体は異なった熱注入エネルギーを生じせしめ、異な
った界面の厚さは異なった結果を生じせしめろが一原理
は同じである。
界面領域σ)形状に加え、所望の電子速度を得るための
他(7)制御因子は、ベース領域の幅と半導体中の不純
物濃度である。これらの因子を変化させることにより、
界面部分(fなわち、半導体中の均一なGaAs領域と
均一なGaA4領域との間の部分)において急峻な雷界
勾配またはなだらかな重界勾配を得ることができ、これ
らにより神々の形状及び高さのスパイクとすることが可
能となる。急峻な勾配においては界面領域の幅は]5A
であり、一方、なだらかな勾配では界面領域の幅は15
A〜](JO八へ)間となる。
これらの特徴を組込んだトランジスタは、準プレーナ構
造、メサ構造等への拡散技術またはイオン注入技術によ
り製造することかできる。
(発明の構成及び作用) 以下本発明の実施例を図面に基づいて詳細に説明する。
第1図において参照符号10は、エミッタ領域E、ベー
ス領域B及びコレクタ領域Cを有するバイポーラトラン
ジスタのごとき3端子型の半導体同伴装置のエネルギー
バンドを示す。参照符号12はエミッタ及びベース間の
界面14またはへテロ接合にて形成されるスパイクまた
は障壁を示している。
エミッタはN型のGaAdAs半導体物質より成る0こ
の装置では、バイアスは零であり、ΔEc> 0.85
ΔEg・ここに示したベテロ接合バイポーラトランジス
タは、エミッタのドーピングレベルよりもかなり小さい
ドーピングレベルをベースσ)ために使用しているので
、伝導体スパイク領域121cおけるエネルギー差(Δ
Ec)は障壁の高さに非常に近くなっている。(ベース
におけるポテンシャルディノブもしくはポテンシャルノ
ツチ16は無視できる。)ΔEc(スパイクの高さ)は
、0.31 eVである散乱ポテンシャルΔIW r−
L’t’:等しいかまたはそれ以下でなければならない
ので、半導体物質中のアルミニウム含有量の範囲が次の
ように決定される。
A1に7 (1,06±0.03)XμA8 (X工、
<: 0.45 )Xμ、はエミッタ中のアルミニウム
含有量と等しい。そして、ΔEcが約0.26 eV 
(この値は前に定めた物質の散乱エネルギーレベルより
小さい)にセットされると、アルミニウム含有量は約2
5係となる。
また、適当な順バイアス(Va)を確立し、第2図に示
すようなエネルギーレベル値を形成しなければならない
。ここで、 Va−V。−ΔEG Va = E!IB−δE−δB である。ここでVDはエミッターベース接合に形成され
たポテンシャルであり、δE−δBは伝導子(価電子帯
)とフェルミ準位と0)間のエネルギー差である。
スパイク領域12の幅はエミッタの適当な領域のドーピ
ングレベルに依存する。この場合、ドーピングレベルは
約2 X 1016cf3であり、この値ではVa= 
1.3 ’Vのとき、領域(エミッタ)のデプレッショ
ン幅はwI=500Aとなる。これらの値に対しては、
約16OAの幅でさえトンネル現象は起こらない。
ポテンシャル障壁の幅は、第3A図及び第3B図に示す
よ5)K、エミッタ領域とベース領域との間に薄い界面
物質18を設け、金属的接合GaAlAS−GaA、s
を電気的接合に代えることにより調整されろ。物質】8
は適当にドープされたP−型GWAs/I!で、L’)
、その厚さは容易に調整可能であり、これによりスパイ
ク領域の幅を容易’ic NlAl整することができる
J)−型物質のドーピングレベルは、層]8が通常動作
状態において十分空乏化するように選択される。
注入電子流は主にGaAsベース領域の少数キャリヤ濃
度に依存し、その結果注入効率はがなり大きくなる。エ
ミッタのドーピングレベルはこの場合にはより大きくな
り、例えば10′71Z7M 3  となる。
よりなだらかなヘテロ接合スパイクを与える典型的な準
急峻界面のエネルギー帯は、第4A図及び第413図並
びに第5図に模式的に示されている。
これらの場合、アルミニウムの勾配は、障壁の高さ■を
所望の値に調整するために界面領域において変化する。
第4A図には、第」図に示したと同様なN型GaAノA
s−P+型QaAsヘテロ接合が示されている。なお、
値ΔEcを有するように期待されるスパイク20は、界
面領域22内のアルミニウム含有量を変化させることに
よりΔEc(有効値)に調整される。このようなアルミ
ニウム濃度の変化は電界の変化を生ピさせ、スパイクの
形状及び高さを変化させる。第4A図はほぼ直線状のス
ロープを有する短いスパイクを示しているが、曲線の如
き更に複雑な形状にすることも可能である。有効障壁の
高さはXA、g>0.3のときでさえも0.3 eV 
K近くなる。
別のN型GaAff1.As−佑型QaAsへテロ接合
のエネルギーバンドを第4BllFIr示す。この場合
、エミツタ層のアルミニウム含有量が欠乏層において増
加し、界面において減少する。そして期待されるポテン
シャル曲線24が新しい形状26VC変化し、所望の障
壁電圧値を形成する。
エミッタ物質のアルミニウム含有量を変化させる第4A
図及び第4B図のへテロ接合の製造は、スパイク領域の
高さ及び幅を適肖な値に−するために、例えば分子線エ
ピタキシャル成長法を使用することにより容易に制御す
ることができろ。なお、このような変形を行なうために
、スパイクの最大エネルギー値を電子が上方の谷部に移
送されるのに必要なエネルギー以下に保つこと、スパイ
クの偏倚を最小rfること、及びトンネル現象を防止す
ることに注意する必要がある。
第3A図に示すタイプの装置では、N型GaAlAs物
質(エミッタ)のアルミニウム含有量は30%以上、典
型的には45チまでとすることができる。ややゆるやか
な界面をエミツタ層とP−型GaAlAs物質からなる
薄い層Zとの間に描くことができ(第5図参照〕、この
層は前述したように金属的接合を雷気的接合に置換える
役割をする。界面はN型層とw型層の間のXAJ、を3
0係より犬とする。P−型層28とP+型QaAs物質
とσ)間の接合では、高い電界を達成するためにアルミ
ニウム含有量を短い距離に亘って減少させることかでき
る。
次に上述の如き特徴を持ったパリスティックへテロ接合
1ランジスタカ製造方法について第6灰1〜第8図を参
照して説明する。第6図は1978年のフランス国特許
第7826069号に記載されているタイプの準プレー
ナトランジスタ構造30を示す。このような構造は、公
知の方法によりベースをP4−型領域を介してエミッタ
と同じ平面に接触させてイオン注入または拡散により実
現できろ。界面のドーピング及び幅は上述の特徴を生じ
せしめるために制御される。
第7A図〜第7D図に示すタイプのメサ構造を使用する
こともでき、この構造はi4B図に関して述べたX点8
≧4(JLfbであるなだらかな界面のタイプのものに
対して特に有用である。製造工程はトランジスタ32の
ようなメサトランジスタを7Ngするごときものである
底部にエミツタ層を用いた別の構造を第8A図に示す。
この装置では、エミッタのインダクタンスを高周波動作
に好適な小さい値に低減することができる。この構造は
、ベースをコレクタと同じ面に接触させるためにν型の
注入壁を使用する。
側方エミッタ容量を減少させるために1第2のイオン注
入(GaAsに対してプロトン、酸素または硼素を用い
たアイソレーション)を使用することができる。
底部をエミッタにした同様なトランジスタ構造が、第8
.lJ図の参照符号36で示すようにメサにより実現可
能となる。ベース領域はエツチングにより露出でき、自
己整合型構造がベースとコレクタとを非常に近接させて
接触させるために使用でき、る。エミツタ層においてベ
ース接触の下でのアイソレーションイオン注入はエミッ
ターベースの寄生容量を減少させることができる。
本発明ノ半導体へテロ接合装置は、エピタキシャル成長
法により形成されたui −v族化合物から製造される
。特にこの化合物はGaAlAs −GaAs 。
I n、P−Qa I nAs 、AlGaA、s I
 n−Ga I nAs 、またはAJ I nA 5
−QaInAsを含み、更に液体窒素においては(3a
Sb−AlSb、 In5b−Cdi’eのごとき別の
物質が使用可能となる。
【図面の簡単な説明】
第1図は本発明の好ましい形態による急峻なヘテロ接合
を有する3端子半導体装置のエネルギーバンド図、第2
図は順バイアスを加えた第1図の半導体装置のエネルギ
ーバンド図、第3A図は本発明の半導体へテロ接合の第
2の実施例のエネルギーバンド図、第3B図は本発明の
半導体へテロ接合の第3の実施例のエネルギーバンド図
、第4A図及び第4B図はそれぞれ本発明の半導体へテ
ロ接合の第4及び第5の実施例のエネルギーバンド図、
第6図は本発明による準プレーナトランジスタ構造の概
略図、第7A図〜第7D図はメサトランジスタ構造の製
造方法を示す概略図、第8A図及び第8B図は本発明に
よるトランジスタ構造の付加的形状の概略図である。 \ご U) − 1ぺ 手続補正書(方式) 昭和58年6月15日 特許庁長官 若 杉 和 夫 殿 1.4件の表示 昭和58年 特許願 第172047号2、発明の名称 ヘテロ接合バイポーラ半導体装置及びその製造方法3、
補正をする者 事件との関係   特許出願人 名 称      フランス国 4、代理人 5、補正命令の日付   昭和59年1月31日(発送
日)6、補正の対象 願書の特許出願人の名称及び代表者の欄、明細書の図面
の簡単な説明の欄及び委任状並びに法人国籍証明書 7、補止の内容 (1)訂正願書を別紙のとおり提出する。 (2)明細書第18頁第14行〜第15行の「エネルギ
ーバンド図、第6図は」を[エネルギーバンド図、第5
図は本発明による半導体へテロ接合の第6の実施例のエ
ネルギーバンド図、第6図は」と補正する。 (3)委任状及び訳文を別紙のとおり提出する。 (4)法人国籍証明書及び訳文を別紙のとおり提出する
。 8、添イ・J書類の目録 (1)訂正願書    l連 (2)委任状及び訳文        各1 通(3)
法人国籍証明書及び訳文    各1 通(4)誤記理
由書      1 通 以  ト 329−

Claims (1)

  1. 【特許請求の範囲】 (1)  第1の導電形のベース領域と該ベース領域の
    近傍にある第2の導電形のエミッタ領域及びコレクタ領
    域とを有し、エミッターベース接合およびコレクターベ
    ース接合が形成され、前記エミッタ、ベース領域が半導
    体物質のドーグにより形成される界面を有し、前記エミ
    ッタから前記ベースを通過する電子を前記ベース領域を
    介する前記電子の近弾動輸送を与える大きい運動エネル
    ギーレベルに加速するのに十分な高さを有するエミッタ
    ーベース伝導帯ステップを形成せしめ、前記運動エネル
    ギーが前記電子を上方の谷点のエネルギーレベルに散乱
    するのを防止するのに十分小さく、これにより前記ベー
    ス領域内の拡散機構の制限を取除くことを特徴とする高
    速動作可能なヘテロ接合バイポーラ半導体装置。 (2)前記運動エネルギーレベルが前記半導体物質中の
    通常の電子の熱エネルギーの約10倍である特許請求の
    範囲第1項記載の半導体装置。 (3)前記運動エネルギーレベルが前記電子の散乱エネ
    ルギーより約105Jはど少ない特許請求の範囲第1項
    記載の半導体装置。 (4)前記エミッターベース界面が電子のトンネル現象
    を防止するのに十分な幅を有する特許請求の範囲第1項
    記載の半導体装置。 (5)前記伝導帯ステップの幅および形状を調整するた
    めに前記半導体物質のドープが前記界面内で変化する特
    許請求の範囲第1項=b載の半導体装置。 (6)前記エミッタと前記ベースの間に介在する第3の
    導電形を有する界面物質を具備し、該界面物質が前記伝
    導帯ステップのなだらかな電界勾配を形成するためにド
    ープされる特許請求の範囲第1項記載の半導体装置。 (力 前記ベース−エミッタ接合がGaAlAs −G
    aAs接合である特許請求の範囲第1項記載の半導体装
    置。 (8)前記ベース−エミッタ接合が、CElMAs−C
    踊LS。 InP−GaInAs、 A6GaInAs−GaIn
    As及び#InAs−GaInAsの対を含むIll 
    −V族化合物半導体から選ばれて成る特許請求の範囲第
    1項記載の半導体装置。 (9)前記ベース領域が、前記発導帯ステップてより加
    速された電子の平均自由行程程度の厚さを有する特許請
    求第1項記載の半導体装置。 (10)第1の導電形を有するベース領域と第2の導電
    形を有するエミッタ領域およびコレクタ領域とを具備す
    る半導体を形成し、前記ベース領域と前記エミッタ領域
    の界面領域をドープし、前記エミッタ領域から前記ベー
    ス領域に注入された電子を前記ベース領域を介する前記
    電子の通過時間を減少させる近弾動運動エネルギーに加
    速せしめる高さを有するスパイク状の伝導帯不連続部を
    形成させることより成る高速動作可能な3端子型へテロ
    接合バイポーラ半導体装置の製造方法。 (II)前記界面領域のドーグが前記不連続スパイクの
    高さを調整するのに十分な量の不純物を添加することよ
    り成る特許請求の範囲第10項記載の製造方法。
JP17204783A 1982-09-17 1983-09-17 高速ヘテロ接合バイポーラ半導体装置 Granted JPS59210669A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41929382A 1982-09-17 1982-09-17

Publications (2)

Publication Number Publication Date
JPS59210669A true JPS59210669A (ja) 1984-11-29
JPH0586658B2 JPH0586658B2 (ja) 1993-12-13

Family

ID=23661636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17204783A Granted JPS59210669A (ja) 1982-09-17 1983-09-17 高速ヘテロ接合バイポーラ半導体装置

Country Status (5)

Country Link
EP (1) EP0106724B1 (ja)
JP (1) JPS59210669A (ja)
AU (1) AU562454B2 (ja)
CA (1) CA1213378A (ja)
DE (1) DE3380047D1 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59211267A (ja) * 1983-05-17 1984-11-30 Toshiba Corp ヘテロ接合バイポ−ラトランジスタ
JPS6216569A (ja) * 1985-07-16 1987-01-24 Matsushita Electric Ind Co Ltd ヘテロ接合トランジスタおよびその製造方法
JPS6218762A (ja) * 1985-07-18 1987-01-27 Matsushita Electric Ind Co Ltd ヘテロ接合トランジスタおよびその製造方法
JPS6221272A (ja) * 1985-07-19 1987-01-29 Matsushita Electric Ind Co Ltd ヘテロ接合トランジスタの製造方法
JPS6247158A (ja) * 1985-08-26 1987-02-28 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249658A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249657A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249662A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249659A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249660A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249661A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249656A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS62130561A (ja) * 1985-12-03 1987-06-12 Fujitsu Ltd 高速半導体装置
JPS6348862A (ja) * 1986-08-19 1988-03-01 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタの製造方法
JPS6348863A (ja) * 1986-08-19 1988-03-01 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタの製造方法
JPS63188969A (ja) * 1987-01-30 1988-08-04 Matsushita Electric Ind Co Ltd バイポ−ラトランジスタの製造方法
JPS63202964A (ja) * 1987-02-19 1988-08-22 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
JPS63263761A (ja) * 1987-04-22 1988-10-31 Matsushita Electric Ind Co Ltd バイポ−ラトランジスタの製造方法
JPS63275173A (ja) * 1987-05-07 1988-11-11 Matsushita Electric Ind Co Ltd バイポーラトランジスタの製造方法
JPS63275171A (ja) * 1987-05-07 1988-11-11 Matsushita Electric Ind Co Ltd バイポ−ラトランジスタおよびその製造方法
JPS6430269A (en) * 1987-07-24 1989-02-01 Matsushita Electric Ind Co Ltd Manufacture of bipolar transistor
JPS6430267A (en) * 1987-07-24 1989-02-01 Matsushita Electric Ind Co Ltd Bipolar transistor and manufacture thereof
JPS6430268A (en) * 1987-07-24 1989-02-01 Matsushita Electric Ind Co Ltd Bipolar transistor and manufacture thereof
JPS6430266A (en) * 1987-07-24 1989-02-01 Matsushita Electric Ind Co Ltd Manufacture of bipolar transistor

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0197052B1 (en) * 1984-09-21 1989-08-30 AT&T Corp. A novel semiconductor device
US4866488A (en) * 1985-03-29 1989-09-12 Texas Instruments Incorporated Ballistic transport filter and device
EP0257460B1 (en) * 1986-08-12 1996-04-24 Canon Kabushiki Kaisha Solid-state electron beam generator
US4929997A (en) * 1986-12-22 1990-05-29 Nec Corporation Heterojunction bipolar transistor with ballistic operation
US4821082A (en) * 1987-10-30 1989-04-11 International Business Machines Corporation Heterojunction bipolar transistor with substantially aligned energy levels
US5098853A (en) * 1988-11-02 1992-03-24 Hughes Aircraft Company Self-aligned, planar heterojunction bipolar transistor and method of forming the same
JP3299807B2 (ja) * 1993-04-07 2002-07-08 シャープ株式会社 ヘテロ接合バイポーラトランジスタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5185677A (ja) * 1975-01-27 1976-07-27 Hitachi Ltd Waidogyatsupuemitsutatoranjisuta

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366493A (en) * 1980-06-20 1982-12-28 International Business Machines Corporation Semiconductor ballistic transport device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5185677A (ja) * 1975-01-27 1976-07-27 Hitachi Ltd Waidogyatsupuemitsutatoranjisuta

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0315353B2 (ja) * 1983-05-17 1991-02-28 Tokyo Shibaura Electric Co
JPS59211267A (ja) * 1983-05-17 1984-11-30 Toshiba Corp ヘテロ接合バイポ−ラトランジスタ
JPS6216569A (ja) * 1985-07-16 1987-01-24 Matsushita Electric Ind Co Ltd ヘテロ接合トランジスタおよびその製造方法
JPS6218762A (ja) * 1985-07-18 1987-01-27 Matsushita Electric Ind Co Ltd ヘテロ接合トランジスタおよびその製造方法
JPS6221272A (ja) * 1985-07-19 1987-01-29 Matsushita Electric Ind Co Ltd ヘテロ接合トランジスタの製造方法
JPS6247158A (ja) * 1985-08-26 1987-02-28 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249657A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249662A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249659A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249660A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249661A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249656A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6249658A (ja) * 1985-08-29 1987-03-04 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS62130561A (ja) * 1985-12-03 1987-06-12 Fujitsu Ltd 高速半導体装置
JPS6348863A (ja) * 1986-08-19 1988-03-01 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタの製造方法
JPS6348862A (ja) * 1986-08-19 1988-03-01 Matsushita Electric Ind Co Ltd ヘテロ接合バイポ−ラトランジスタの製造方法
JPS63188969A (ja) * 1987-01-30 1988-08-04 Matsushita Electric Ind Co Ltd バイポ−ラトランジスタの製造方法
JPS63202964A (ja) * 1987-02-19 1988-08-22 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
JPS63263761A (ja) * 1987-04-22 1988-10-31 Matsushita Electric Ind Co Ltd バイポ−ラトランジスタの製造方法
JPS63275173A (ja) * 1987-05-07 1988-11-11 Matsushita Electric Ind Co Ltd バイポーラトランジスタの製造方法
JPS63275171A (ja) * 1987-05-07 1988-11-11 Matsushita Electric Ind Co Ltd バイポ−ラトランジスタおよびその製造方法
JPS6430269A (en) * 1987-07-24 1989-02-01 Matsushita Electric Ind Co Ltd Manufacture of bipolar transistor
JPS6430267A (en) * 1987-07-24 1989-02-01 Matsushita Electric Ind Co Ltd Bipolar transistor and manufacture thereof
JPS6430268A (en) * 1987-07-24 1989-02-01 Matsushita Electric Ind Co Ltd Bipolar transistor and manufacture thereof
JPS6430266A (en) * 1987-07-24 1989-02-01 Matsushita Electric Ind Co Ltd Manufacture of bipolar transistor

Also Published As

Publication number Publication date
EP0106724B1 (fr) 1989-06-07
JPH0586658B2 (ja) 1993-12-13
AU562454B2 (en) 1987-06-11
DE3380047D1 (en) 1989-07-13
EP0106724A3 (en) 1986-02-12
CA1213378A (en) 1986-10-28
EP0106724A2 (fr) 1984-04-25
AU1879183A (en) 1984-03-22

Similar Documents

Publication Publication Date Title
JPS59210669A (ja) 高速ヘテロ接合バイポーラ半導体装置
Morkoç et al. Observation of a negative differential resistance due to tunneling through a single barrier into a quantum well
US5442194A (en) Room-temperature tunneling hot-electron transistor
KR100272391B1 (ko) 4기 컬렉터 InAlAs-InGaAlAs 헤테로접합 이극 트랜지스터 반도체 장치
JPS58127383A (ja) ヘテロ接合トランジスタ形半導体装置
US4825265A (en) Transistor
US4728616A (en) Ballistic heterojunction bipolar transistor
EP0299686B1 (en) Hot electron transistor
US5258624A (en) Transferred electron effect device
JPS63140570A (ja) 半導体装置
EP0273363B1 (en) Heterojunction bipolar transistor with ballistic operation
US4672404A (en) Ballistic heterojunction bipolar transistor
Yokoyama et al. Resonant-tunneling hot electron transistor (RHET)
JPH0658918B2 (ja) ヘテロ接合バイポーラトランジスタ
US5798539A (en) Bipolar transistor for very high frequencies
JPH05190834A (ja) 高速動作半導体装置およびその製造方法
JPH0213831B2 (ja)
Malik et al. A planar-doped 2D-hole gas base AlGaAs/GaAs heterojunction bipolar transistor grown by molecular beam epitaxy
Brar et al. Herb's bipolar transistors
Levi et al. Ultra high-speed bipolar transistors
US4926221A (en) Bipolar hot electron transistor
JP2586640B2 (ja) ヘテロ接合バイポーラトランジスタ
JPS611051A (ja) 半導体バイポ−ラ・トランジスタ
Eastman Use of molecular beam epitaxy in research and development of selected high speed compound semiconductor devices
JPH012360A (ja) ヘテロ接合バイポ−ラトランジスタ