JPH0315353B2 - - Google Patents
Info
- Publication number
- JPH0315353B2 JPH0315353B2 JP58086071A JP8607183A JPH0315353B2 JP H0315353 B2 JPH0315353 B2 JP H0315353B2 JP 58086071 A JP58086071 A JP 58086071A JP 8607183 A JP8607183 A JP 8607183A JP H0315353 B2 JPH0315353 B2 JP H0315353B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- base
- semiconductor material
- transition region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007704 transition Effects 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 21
- 230000015556 catabolic process Effects 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 239000000370 acceptor Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 230000005684 electric field Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はヘテロ接合を応用した半導体素子に係
わり、とりわけ、ベース・コレクタ間にヘテロ接
合を用いたヘテロ接合バイポーラトランジスタに
関する。
わり、とりわけ、ベース・コレクタ間にヘテロ接
合を用いたヘテロ接合バイポーラトランジスタに
関する。
近年、分子線エピタキシー法（MBE）や、有
機金属気相堆積法（MOCVD）の発展により、
異種の半導体物質を接合させた、いわゆるヘテロ
接合を利用した半導体素子の開発が盛んに行なわ
れるようになつた。バイポーラトランジスタにヘ
テロ接合を利用した、ヘテロ接合バイポーラトラ
ンジスタは、従来の単一半導体物質で作られるホ
モ接合型トランジスタに比べ多くの利点を持つ事
が知られている。これらの利点はエミツタ・ベー
ス間をヘテロ接合とする事によつて得られるもの
とベース・コレクタ間をヘテロ接合とする事によ
つて得られるものの２つに大別できる。前者はい
ゆる広バンドギヤツプエミツタ構造として知られ
ているもので、その利点としては、 (1) エミツタ領域の不純物密度とベース領域の不
純物密度の比が小さくともエミツタ注入効率を
高くできる、 (2) ベース不純物密度を大きくできるためベース
抵抗を小さくできる、 (3) エミツタ領域の不純物密度を小さくできるた
めエミツタ容量を小さくできる、 等があげられる。
機金属気相堆積法（MOCVD）の発展により、
異種の半導体物質を接合させた、いわゆるヘテロ
接合を利用した半導体素子の開発が盛んに行なわ
れるようになつた。バイポーラトランジスタにヘ
テロ接合を利用した、ヘテロ接合バイポーラトラ
ンジスタは、従来の単一半導体物質で作られるホ
モ接合型トランジスタに比べ多くの利点を持つ事
が知られている。これらの利点はエミツタ・ベー
ス間をヘテロ接合とする事によつて得られるもの
とベース・コレクタ間をヘテロ接合とする事によ
つて得られるものの２つに大別できる。前者はい
ゆる広バンドギヤツプエミツタ構造として知られ
ているもので、その利点としては、 (1) エミツタ領域の不純物密度とベース領域の不
純物密度の比が小さくともエミツタ注入効率を
高くできる、 (2) ベース不純物密度を大きくできるためベース
抵抗を小さくできる、 (3) エミツタ領域の不純物密度を小さくできるた
めエミツタ容量を小さくできる、 等があげられる。
一方、コレクタをベース領域よりバンドギヤツ
プの大きい物質で形成する広バンドギヤツプコレ
クタ構造によつて得られる利点としは、 (1) 飽和領域内の動作条件下で、ベースからコレ
クタへの少数キヤリアの注入が抑制でき、過剰
キヤリアの蓄積領域を狭くできる、 (2) 高注入動作時にベース押出し効果が抑制で
き、過剰キヤリアの著積領域を狭くできる、 等がある。これらの利点により、ヘテロ接合バイ
ポーラトランジスタは従来のホモ接合バイポーラ
トランジスタに比べ高周波特性、スイツチング特
性ではるかに秀れたものとなる可能性を持つてい
る。
プの大きい物質で形成する広バンドギヤツプコレ
クタ構造によつて得られる利点としは、 (1) 飽和領域内の動作条件下で、ベースからコレ
クタへの少数キヤリアの注入が抑制でき、過剰
キヤリアの蓄積領域を狭くできる、 (2) 高注入動作時にベース押出し効果が抑制で
き、過剰キヤリアの著積領域を狭くできる、 等がある。これらの利点により、ヘテロ接合バイ
ポーラトランジスタは従来のホモ接合バイポーラ
トランジスタに比べ高周波特性、スイツチング特
性ではるかに秀れたものとなる可能性を持つてい
る。
しかしながら、広バンドギヤツプコレクタ構造
のnpnトランジスタにおいて、ベース領域に直接
広バンドギヤツプのコレクタを接続し、階段型ヘ
テロ接合を形成すると、後述する様に接合部にお
いて伝導帯にΔEcだけの不連続を生じ、この不連
続により、エミツタから注入された電子がコレク
タ領域に到達するのが妨げられてしまう。この事
はベースの輸送効率の低下を招き、トランジスタ
の直流特性を損なうものである。直流特性の低下
を防ぐには、ベース・コレクタ間のヘテロ接合を
階段型とせずに、ベースからコレクタに向つて
徐々にバンドギヤツプが変化する構造をとる事が
有効である。これは後ほど示すように、伝導帯に
生じる凸部の高さΔE′cが、階段型ヘテロ接合の
場合のΔEcに比べ低下するためである。しかし、
このバンドギヤツプが変化する領域（以下遷移領
域と呼ぶ）をどの程度の値に設計する事が最適で
あるかについては十分な議論が成されていなかつ
た。
のnpnトランジスタにおいて、ベース領域に直接
広バンドギヤツプのコレクタを接続し、階段型ヘ
テロ接合を形成すると、後述する様に接合部にお
いて伝導帯にΔEcだけの不連続を生じ、この不連
続により、エミツタから注入された電子がコレク
タ領域に到達するのが妨げられてしまう。この事
はベースの輸送効率の低下を招き、トランジスタ
の直流特性を損なうものである。直流特性の低下
を防ぐには、ベース・コレクタ間のヘテロ接合を
階段型とせずに、ベースからコレクタに向つて
徐々にバンドギヤツプが変化する構造をとる事が
有効である。これは後ほど示すように、伝導帯に
生じる凸部の高さΔE′cが、階段型ヘテロ接合の
場合のΔEcに比べ低下するためである。しかし、
このバンドギヤツプが変化する領域（以下遷移領
域と呼ぶ）をどの程度の値に設計する事が最適で
あるかについては十分な議論が成されていなかつ
た。
本発明は上述した点に鑑みなされたもので、広
バンドギヤツプコレクタ構造の利点を生かした上
で、直流特性が損なわれないよう、ベース・コレ
クタ間の遷移領域が最適設計されたヘテロ接合バ
イポーラトランジスタを提供する事を目的とす
る。
バンドギヤツプコレクタ構造の利点を生かした上
で、直流特性が損なわれないよう、ベース・コレ
クタ間の遷移領域が最適設計されたヘテロ接合バ
イポーラトランジスタを提供する事を目的とす
る。
２種の異なつた半導体を接続すると、これら半
導体間の電荷の再分布を考慮しない場合、第１図
ａに示した様に電子親和力X1，X2とバンドギヤ
ツプEG１，EG２の違いによつて伝導帯、価電子
帯にそれぞれΔEc，ΔEvの段差を生じる。本発明
のヘテロ接合バイポーラトランジスタに利用され
るのは、この図でバンドギヤツプの広い方をコレ
クタ、狭い方をベースとする構造である。狭バン
ドギヤツプ側をｐ型、広バンドギヤツプ側をｎ型
とすると、接合を形成した結果生じる電荷の再分
布により伝導帯、価電子帯の形状は第１図ａで示
したものから変化する。pn接合が逆電圧、或い
はビルトイン電圧の効果によつて空乏化している
場合の伝導帯、価電子帯の様子を第１図ｂに示し
た。同様に、ヘテロ接合が階段状でなく、遷移領
域を有している場合の伝導帯、価電子帯につい
て、バンド構造の違いに起因するもののみを考え
た場合の形状を第２図ａに、電荷の再分布の効果
を合せて考慮した場合の形状を第２図ｂに示す。
但し、第２図で位置座標ｘの原点はpn接合の位
置にとり、狭バンドギヤツプ領域から広バンドギ
ヤツプ領域に向う向きを正と定義する。また、
pn接合に逆電圧が印加されている場合に広バン
ドギヤツプコレクタ側に生じる空乏層の端を
WoD、狭バンドギヤツプベース側に生じる空乏層
の端を−WpDとし、バンドギヤツプが徐々に変化
している遷移領域のベース側端を−Wpt、コレク
タ側端をWntと定義する。以下、第２図ｂを用
い、本発明の内容を詳細に説明する。
導体間の電荷の再分布を考慮しない場合、第１図
ａに示した様に電子親和力X1，X2とバンドギヤ
ツプEG１，EG２の違いによつて伝導帯、価電子
帯にそれぞれΔEc，ΔEvの段差を生じる。本発明
のヘテロ接合バイポーラトランジスタに利用され
るのは、この図でバンドギヤツプの広い方をコレ
クタ、狭い方をベースとする構造である。狭バン
ドギヤツプ側をｐ型、広バンドギヤツプ側をｎ型
とすると、接合を形成した結果生じる電荷の再分
布により伝導帯、価電子帯の形状は第１図ａで示
したものから変化する。pn接合が逆電圧、或い
はビルトイン電圧の効果によつて空乏化している
場合の伝導帯、価電子帯の様子を第１図ｂに示し
た。同様に、ヘテロ接合が階段状でなく、遷移領
域を有している場合の伝導帯、価電子帯につい
て、バンド構造の違いに起因するもののみを考え
た場合の形状を第２図ａに、電荷の再分布の効果
を合せて考慮した場合の形状を第２図ｂに示す。
但し、第２図で位置座標ｘの原点はpn接合の位
置にとり、狭バンドギヤツプ領域から広バンドギ
ヤツプ領域に向う向きを正と定義する。また、
pn接合に逆電圧が印加されている場合に広バン
ドギヤツプコレクタ側に生じる空乏層の端を
WoD、狭バンドギヤツプベース側に生じる空乏層
の端を−WpDとし、バンドギヤツプが徐々に変化
している遷移領域のベース側端を−Wpt、コレク
タ側端をWntと定義する。以下、第２図ｂを用
い、本発明の内容を詳細に説明する。
伝導帯の形状を等価的に表わす量として、(3)式
で定義される電位Ψを考える。
で定義される電位Ψを考える。
Ψ（ｘ）＝−Ec（ｘ）／ｑ (3)
但し、上式においてEc（ｘ）は伝導帯のエネル
ギーであり、ｑは電気素量である。
ギーであり、ｑは電気素量である。
Ψ（ｘ）は電荷の再分布に起因する静電電位Ψe
（ｘ）と、バンド構造の変化に起因する電位Ψs
（ｘ）の和として表わされる。即ち、 Ψ（ｘ）＝Ψe（ｘ）＋Ψs（ｘ） (4) である。
（ｘ）と、バンド構造の変化に起因する電位Ψs
（ｘ）の和として表わされる。即ち、 Ψ（ｘ）＝Ψe（ｘ）＋Ψs（ｘ） (4) である。
Ψe（ｘ）は電荷分布によつて決まる電位である
ので、逆電圧を印加されたpn接合を考え、完全
空乏近似を用いると、(5)式で示すポアソン方程式
を満たすはずである。
ので、逆電圧を印加されたpn接合を考え、完全
空乏近似を用いると、(5)式で示すポアソン方程式
を満たすはずである。
但し上式において、ε（ｘ）は位置ｘにおける
半導体の誘電率、ND（ｘ）、NA（ｘ）はそれぞれ
イオン化しているドナー濃度、アクセプタ濃度で
ある。
半導体の誘電率、ND（ｘ）、NA（ｘ）はそれぞれ
イオン化しているドナー濃度、アクセプタ濃度で
ある。
電位Ψe（ｘ）の変化に対応した電界Ee（ｘ）を
Ee（ｘ）＝dΨe（ｘ）／dx (6)
で定義し、(5)のポアソン方程式を書き直すと
となる。
ｘ＝WoDでEe（ｘ）＝０、ｘ＝WpDでEe（ｘ）＝０
であるから、この条件を用いて(7)式を解くと が得られる。
であるから、この条件を用いて(7)式を解くと が得られる。
次に、バンド構造の変化に起因する電位Ψs
（ｘ）に対応した電界を Es（ｘ）＝−dΨs（ｘ）／dx (9) とする。一般に遷移領域は、ベース領域を形成す
る第１種半導体物質からコレクタ領域を形成する
第２種半導体物質へ混晶比を徐々に変化させる事
で形成される。MBE技術等を用いてこのような
遷移領域を形成する事を考えると、液晶比を位置
の変化に対して線形に変化させる事が制御上最も
容易である。この時、伝導帯の形状は狭バンドギ
ヤツプ側から広バンドギヤツプ側へ線形に近い変
化をすると考えても良いので Es（ｘ）＝ΔEc／Wt＝一定 （−Wpt≦ｘ≦Wnt） (10) が成り立つものとする。但し、(10)式でΔEcは広バ
ンドギヤツプコレクタと狭バンドギヤツプベース
を遷移領域なしに接続した場合に伝導帯に生じる
段差をeV単位で測つた量である。また、Wtは遷
移領域の全幅で Wt＝Wpt＋Wnt (11) である。
（ｘ）に対応した電界を Es（ｘ）＝−dΨs（ｘ）／dx (9) とする。一般に遷移領域は、ベース領域を形成す
る第１種半導体物質からコレクタ領域を形成する
第２種半導体物質へ混晶比を徐々に変化させる事
で形成される。MBE技術等を用いてこのような
遷移領域を形成する事を考えると、液晶比を位置
の変化に対して線形に変化させる事が制御上最も
容易である。この時、伝導帯の形状は狭バンドギ
ヤツプ側から広バンドギヤツプ側へ線形に近い変
化をすると考えても良いので Es（ｘ）＝ΔEc／Wt＝一定 （−Wpt≦ｘ≦Wnt） (10) が成り立つものとする。但し、(10)式でΔEcは広バ
ンドギヤツプコレクタと狭バンドギヤツプベース
を遷移領域なしに接続した場合に伝導帯に生じる
段差をeV単位で測つた量である。また、Wtは遷
移領域の全幅で Wt＝Wpt＋Wnt (11) である。
遷移領域を有するヘテロ接合がベース・コレク
タ間に形成されているnpnトランジスタにおい
て、エミツタから注入された電子がコレクタ領域
に到達するまでに受ける電界は(8)式と(10)式の和で
与えられる。この合成電界の様子を第３図に実線
で示した。第３図中破線で示したものは(8)式で与
えられるEe、一点鎖線は(10)式で与えられるEsで
ある。合成電界が正の値を持つと、電子はこの電
界によつてエミツタ側へ押し返される力を受け
る。従つて、エミツタよりベースに注入された電
子が反発力を受ける事なくコレクタに到達するに
は合成電界Ｅ（ｘ）の最大値が負である事が必要
である。もし、遷移領域が空乏層域よりも外側に
まで伸びていると、合成電界が正になる領域が現
われるのは明らかである。
タ間に形成されているnpnトランジスタにおい
て、エミツタから注入された電子がコレクタ領域
に到達するまでに受ける電界は(8)式と(10)式の和で
与えられる。この合成電界の様子を第３図に実線
で示した。第３図中破線で示したものは(8)式で与
えられるEe、一点鎖線は(10)式で与えられるEsで
ある。合成電界が正の値を持つと、電子はこの電
界によつてエミツタ側へ押し返される力を受け
る。従つて、エミツタよりベースに注入された電
子が反発力を受ける事なくコレクタに到達するに
は合成電界Ｅ（ｘ）の最大値が負である事が必要
である。もし、遷移領域が空乏層域よりも外側に
まで伸びていると、合成電界が正になる領域が現
われるのは明らかである。
そこで本発明においては、ベース・コレクタ間
の遷移領域が、このpn接合が降服する最大逆電
圧（降服電圧）が印加されたときに生じる空乏層
内に含まれることを第１の条件とする。
の遷移領域が、このpn接合が降服する最大逆電
圧（降服電圧）が印加されたときに生じる空乏層
内に含まれることを第１の条件とする。
このように遷移領域が空乏層領域に含まれる場
合に、pn接合の位置よりコレクタ側での合成電
界は で与えられる。上式中の積分項はｘの単調増加関
数であるので、Ｅ（ｘ）が最大となるのは明らか
にｘ＝Wntの場合である。この最大電界をEC naxと
すると EC nax＝−∫WnD Wotｑ／ε（ｙ）ND（ｙ）dy＋ΔEc／W
t（13） （13）式の積分は遷移領域のコレクタ側の端よ
り外側のコレクタ領域内にとるのであるから誘電
率εの場所的変化はないと考えられ、ε（ｙ）＝ε2
（＝コレクタを形成する第２種半導体物質の誘電
率）として良い。（13）式のεc naxが負である事が
エミツタより注入された電子が反発力を受けずに
コレクタに達するための条件であるから、結局、
ベースの輸送効率を低下させない条件として ΔEc／Wt≦ｑ／ε2∫WnD WotND（ｙ）dy （14） が得られる。（14）式の右辺の積分は、コレクタ
側に伸びる空乏層中で遷移領域に含まれない部分
にある実効的ドナーの総量Γ2に等しいので、 ΔEc／Wt≦ｑ／ε2Γ2 （15） が得られる。
合に、pn接合の位置よりコレクタ側での合成電
界は で与えられる。上式中の積分項はｘの単調増加関
数であるので、Ｅ（ｘ）が最大となるのは明らか
にｘ＝Wntの場合である。この最大電界をEC naxと
すると EC nax＝−∫WnD Wotｑ／ε（ｙ）ND（ｙ）dy＋ΔEc／W
t（13） （13）式の積分は遷移領域のコレクタ側の端よ
り外側のコレクタ領域内にとるのであるから誘電
率εの場所的変化はないと考えられ、ε（ｙ）＝ε2
（＝コレクタを形成する第２種半導体物質の誘電
率）として良い。（13）式のεc naxが負である事が
エミツタより注入された電子が反発力を受けずに
コレクタに達するための条件であるから、結局、
ベースの輸送効率を低下させない条件として ΔEc／Wt≦ｑ／ε2∫WnD WotND（ｙ）dy （14） が得られる。（14）式の右辺の積分は、コレクタ
側に伸びる空乏層中で遷移領域に含まれない部分
にある実効的ドナーの総量Γ2に等しいので、 ΔEc／Wt≦ｑ／ε2Γ2 （15） が得られる。
同様の議論をベース領域側に適用すると
ΔEc／Wt≦ｑ／ε1Γ1 （16）
が得られる。但し、（16）式においてε1はベース
領域を形成する第１種半導体物質の誘電率、Γ1
はpn接合からベース領域側に伸びる空乏層中で
遷移領域に多まれない部分にある実効的アクセプ
タの総量である。
領域を形成する第１種半導体物質の誘電率、Γ1
はpn接合からベース領域側に伸びる空乏層中で
遷移領域に多まれない部分にある実効的アクセプ
タの総量である。
以上に示した（15），（16）式が本発明において
設定する第２の条件である。なお、（15），（16）
式における各要素の単位はΔEcが〔eV〕、Wtが
〔cm〕、ｑが〔クーロン〕、ε1およびε2が〔フアラ
ツド／cm〕とする。これらの条件は、遷移領域の
幅Wtの設計値として上限及び下限を規定するも
のである。以下に、この点を具体的に示す。
設定する第２の条件である。なお、（15），（16）
式における各要素の単位はΔEcが〔eV〕、Wtが
〔cm〕、ｑが〔クーロン〕、ε1およびε2が〔フアラ
ツド／cm〕とする。これらの条件は、遷移領域の
幅Wtの設計値として上限及び下限を規定するも
のである。以下に、この点を具体的に示す。
今、簡単のためにコレクタ側の実効的ドナー濃
度が一定である場合を考えると、（15）式は ΔEc／Wt≦ｑ／ε2ND（WoD−Wnt） （17） となる。また、 ΔEc／Wt＝ΔEcn／Wnt （18） が成り立つ。但し（18）式でΔEcnはpn接合位置
の組成を持つ半導体物質とコレクタ領域を形成す
る半導体物質の間に階段状のヘテロ接合を形成し
た場合に伝導帯に生じる段差である。
度が一定である場合を考えると、（15）式は ΔEc／Wt≦ｑ／ε2ND（WoD−Wnt） （17） となる。また、 ΔEc／Wt＝ΔEcn／Wnt （18） が成り立つ。但し（18）式でΔEcnはpn接合位置
の組成を持つ半導体物質とコレクタ領域を形成す
る半導体物質の間に階段状のヘテロ接合を形成し
た場合に伝導帯に生じる段差である。
（17），（18）式により、
ΔEcn／Wnt≦ｑ／ε2ND（WoD−Wnt） （19）
となる。この式をWntについて解くと、
が得られる。即ち、pn接合の位置からコレクタ
側に伸びる遷移領域の幅Wntの上限、下限が与え
られる事になる。同様の式がWptについても成り
立つため、結局、遷移領域の幅 Wt＝Wnt＋Wptに対し、その最適な設計範囲
が規定される。
側に伸びる遷移領域の幅Wntの上限、下限が与え
られる事になる。同様の式がWptについても成り
立つため、結局、遷移領域の幅 Wt＝Wnt＋Wptに対し、その最適な設計範囲
が規定される。
以上のように本発明によれば、ベース・コレク
タ間のヘテロ接合の遷移領域の幅Wtを所定の条
件に設定する事により、直流特性を損ねる事な
く、広バンドギヤツプコレクタ構造の持つ利点を
生かしたヘテロ接合バイパーラトランジスタを作
製できる。この事により、従来のシリコン等を利
用したホモ接合バイポーラトランジスタに比べ、
高周波特性、スイツチング特性に大幅な改善が成
された半導体素子が実現される効果がある。
タ間のヘテロ接合の遷移領域の幅Wtを所定の条
件に設定する事により、直流特性を損ねる事な
く、広バンドギヤツプコレクタ構造の持つ利点を
生かしたヘテロ接合バイパーラトランジスタを作
製できる。この事により、従来のシリコン等を利
用したホモ接合バイポーラトランジスタに比べ、
高周波特性、スイツチング特性に大幅な改善が成
された半導体素子が実現される効果がある。
以下、本発明の実施例を広バンドギヤツプ半導
体物質としてGa1-xAlxAs、狭バンドギヤツプ半
導体物質としてGaAsを使用した場合について第
４図を参照しながら述べる。
体物質としてGa1-xAlxAs、狭バンドギヤツプ半
導体物質としてGaAsを使用した場合について第
４図を参照しながら述べる。
ヘテロ接合バイポーラトランジスタを製造する
には、導電性、或いは半絶縁性基板の上に順次、
コレクタ、ベース、エミツタ領域をエピタキシヤ
ル成長させる事が必要である。コレクタ物質とし
てGa1-xAlxAsを用いる本実施例の場合、基板材
料としてはGaAsが最適である。この基板上にト
ランジスタを形成するにはMBE法、或いは
MOCVD法が考えられるが、本発明の構造のよ
うに、物質の組成の精密制御が必要な場合、
MBE法が最適である。第４図に示すように
GaAs基板上１にｎ型のGa1-oAlxAsコレクタ領
域２を成長させるには、Ga，As，Alの流量を制
御し、更に不純物として例えばSiを成長時に混入
してやれば良い。コレクタ領域からベース領域へ
の遷移領域３ではAl流量を制御し、Ga1-xAlxAs
からGaAsへ徐々に組成が変わるようにする。こ
の時のAlの流量判御郎は精密に行なう事が必要
であるが、本実施例では以下に述べるように遷移
領域３の厚みは数100Å以上であるので、MBE技
術を用いる事により制御は可能である。また、
Ga1-xAlxAsではｘが0.3程度以下でバンドギヤツ
プはｘにほぼ比例して変化するため、Alの流量
を成長時間に比例して変化させる事でバンドギヤ
ツプがほぼ線形に変化する遷移領域を形成でき
る。
には、導電性、或いは半絶縁性基板の上に順次、
コレクタ、ベース、エミツタ領域をエピタキシヤ
ル成長させる事が必要である。コレクタ物質とし
てGa1-xAlxAsを用いる本実施例の場合、基板材
料としてはGaAsが最適である。この基板上にト
ランジスタを形成するにはMBE法、或いは
MOCVD法が考えられるが、本発明の構造のよ
うに、物質の組成の精密制御が必要な場合、
MBE法が最適である。第４図に示すように
GaAs基板上１にｎ型のGa1-oAlxAsコレクタ領
域２を成長させるには、Ga，As，Alの流量を制
御し、更に不純物として例えばSiを成長時に混入
してやれば良い。コレクタ領域からベース領域へ
の遷移領域３ではAl流量を制御し、Ga1-xAlxAs
からGaAsへ徐々に組成が変わるようにする。こ
の時のAlの流量判御郎は精密に行なう事が必要
であるが、本実施例では以下に述べるように遷移
領域３の厚みは数100Å以上であるので、MBE技
術を用いる事により制御は可能である。また、
Ga1-xAlxAsではｘが0.3程度以下でバンドギヤツ
プはｘにほぼ比例して変化するため、Alの流量
を成長時間に比例して変化させる事でバンドギヤ
ツプがほぼ線形に変化する遷移領域を形成でき
る。
ｐ型GaAsベース領域４は同様にMBE技術を
用い、不純物として例えばBeを混入させながら
成長する事で形成できる。更に、ｎ型エミツタ領
域５はコレクタ領域２と同様にｎ型不純物を混入
させつつGa1-xAlxAsを成長させてやれば良い。
用い、不純物として例えばBeを混入させながら
成長する事で形成できる。更に、ｎ型エミツタ領
域５はコレクタ領域２と同様にｎ型不純物を混入
させつつGa1-xAlxAsを成長させてやれば良い。
次に、コレクタ領域２を不純物密度ND＝３×
1016cm-3のGa0.7Al0.3As、ベース領域４を不純物
密度NA＝１×1018cm-3のGaAsとした時につい
て、遷移領域３の幅の設計法について具体的に述
べる。
1016cm-3のGa0.7Al0.3As、ベース領域４を不純物
密度NA＝１×1018cm-3のGaAsとした時につい
て、遷移領域３の幅の設計法について具体的に述
べる。
今、遷移領域全体がコレクタと同じく
３×1016cm-3のｎ型にドープされ、遷移領域のベ
ース側の端がpn接合の位置になつているとする。
この場合、特許請求の範囲の(1)式の条件が満たさ
れれば自動的に(2)式は満たされるので、(1)式のみ
を考慮すれば良い。(1)式をこの場合に具体的に書
き表わすと ΔEc／Wt≦ｑ／ε2ND（WoD−Wt） （21） であるから、Wtの満たすべき条件は となる。完全空乏近似を用い、遷移領域内での誘
電率はコレクタ領域での値に十分近い事を考える
と、 が成り立つ。但し上式でＶはベース・コレクタ間
に加えられている逆電圧、Vbiはベース・コレク
タ間のビルトイン電圧であり（24）式で与えられ
る。
ース側の端がpn接合の位置になつているとする。
この場合、特許請求の範囲の(1)式の条件が満たさ
れれば自動的に(2)式は満たされるので、(1)式のみ
を考慮すれば良い。(1)式をこの場合に具体的に書
き表わすと ΔEc／Wt≦ｑ／ε2ND（WoD−Wt） （21） であるから、Wtの満たすべき条件は となる。完全空乏近似を用い、遷移領域内での誘
電率はコレクタ領域での値に十分近い事を考える
と、 が成り立つ。但し上式でＶはベース・コレクタ間
に加えられている逆電圧、Vbiはベース・コレク
タ間のビルトイン電圧であり（24）式で与えられ
る。
Vbi＝x1−x2＋Eg1＋kT／ｑln（NAND／Nv1Nc2）（24）
（24）式でx1，x2はそれぞれベース領域、コレ
クタ領域の電子親和力（単位：eV）、Eg1はベー
ス領域のバンドギヤツプ（単位：eV）、Nv1はベ
ース領域の価電子帯の実効状態密度（単位：cm
-3）、Nc2はコレクタ領域の伝導帯の実効状態密
度（単位：cm-3）、ｋはボルツマン定数、Ｔは絶
対温度である。
クタ領域の電子親和力（単位：eV）、Eg1はベー
ス領域のバンドギヤツプ（単位：eV）、Nv1はベ
ース領域の価電子帯の実効状態密度（単位：cm
-3）、Nc2はコレクタ領域の伝導帯の実効状態密
度（単位：cm-3）、ｋはボルツマン定数、Ｔは絶
対温度である。
ベース・コレクタ間に加えられる逆電圧Ｖが大
きくなると（23）式よりWoDは大きくなり、この
結果（22）式で与えられるWtの設計範囲は広く
なる。従つて、実察の設計においてはＶ＝０の場
合に（22）式で規定されるWtに遷移領域幅を設
定しておけば十分である。
きくなると（23）式よりWoDは大きくなり、この
結果（22）式で与えられるWtの設計範囲は広く
なる。従つて、実察の設計においてはＶ＝０の場
合に（22）式で規定されるWtに遷移領域幅を設
定しておけば十分である。
Ｖ＝０、Ｔ＝300゜Kの場合に（22），（23），
（24）式に具体的数値を入れて計算すると、Vbi
≒1.52〔Ｖ〕、WoD≒2.55×10-5〔cm〕となり、Wt
の設計条件として（25）式が得られる。
（24）式に具体的数値を入れて計算すると、Vbi
≒1.52〔Ｖ〕、WoD≒2.55×10-5〔cm〕となり、Wt
の設計条件として（25）式が得られる。
295Å≦Wt≦2260Å （25）
従つて、ND＝３×1016cm-3のGa0.7Al0.3Asコレ
クタとNA＝１×1018cm-3のGaAsベースを持つ
npnヘテロ接合バイポーラトランジスタにおいて
は遷移領域を（25）式の範囲に規定することによ
つて、直流特性を損うことなく、高速動作が可能
となる。
クタとNA＝１×1018cm-3のGaAsベースを持つ
npnヘテロ接合バイポーラトランジスタにおいて
は遷移領域を（25）式の範囲に規定することによ
つて、直流特性を損うことなく、高速動作が可能
となる。
以上述べた実施例はベース領域をGaAsで、コ
レクタ領域をGa0.7Al骰0.3Asで形成した場合を示
したが、ベース領域とコレクタ領域を他の半導体
物質、例えばGeとGaAs、或いはSiとGaPの組合
せで形成する場合にも本発明は同様に適用される
ものである事は言うまでもない。
レクタ領域をGa0.7Al骰0.3Asで形成した場合を示
したが、ベース領域とコレクタ領域を他の半導体
物質、例えばGeとGaAs、或いはSiとGaPの組合
せで形成する場合にも本発明は同様に適用される
ものである事は言うまでもない。
第１図ａ，ｂは遷移領域を持たない階段型ヘテ
ロ接合のエネルギーバンド図を電荷の再分布を考
慮しない場合と考慮した場合について示す図、第
２図ａ，ｂは遷移領域を有するヘテロ接合のエネ
ルギーバンド図を電荷の再分布を考慮しない場合
と考慮した場合について示す図、第３図は遷移領
域を含むヘテロ接合の空乏層内の電界分布を示す
図、第４図は本発明の一実施例のトランジスタ構
造を示す図である。 １……n+型GaAs基板、２……ｎ型GaAlAsコ
レクタ領域、３……遷移領域、４……ｐ型GaAs
ベース領域、５……n+型GaAlAsエミツタ領域。
ロ接合のエネルギーバンド図を電荷の再分布を考
慮しない場合と考慮した場合について示す図、第
２図ａ，ｂは遷移領域を有するヘテロ接合のエネ
ルギーバンド図を電荷の再分布を考慮しない場合
と考慮した場合について示す図、第３図は遷移領
域を含むヘテロ接合の空乏層内の電界分布を示す
図、第４図は本発明の一実施例のトランジスタ構
造を示す図である。 １……n+型GaAs基板、２……ｎ型GaAlAsコ
レクタ領域、３……遷移領域、４……ｐ型GaAs
ベース領域、５……n+型GaAlAsエミツタ領域。
Claims (1)
- 【特許請求の範囲】 １ 第１種半導体物質からなるｐ型ベース領域
と、これよりバンドギヤツプが広く第１種半導体
物質との間に直接ヘテロ接合を形成した場合に接
合部において伝導帯にΔEc〔eV〕の不連続を生じ
る第２種半導体物質からなるｎ型コレクタ領域と
を有し、かつ前記ベース領域とコレクタ領域間に
半導体物質の組成が徐々に変化する厚さWt〔cm〕
の遷移領域を設けて構成されるヘテロ接合バイポ
ーラトランジスタにおいて、前記遷移領域がベー
ス・コレクタ領域間に降服電圧が印加された状態
で生じる空乏層内に包含され、かつΔEcとWtの
間に下記式(1)，(2)で示される条件が成立すること
を特徴とするヘテロ接合バイポーラトランジス
タ。 記 ΔEc／Wt≦ｑ／ε1Γ1 (1) ΔEc／Wt≦ｑ／ε2Γ2 (2) ただし、(1)，(2)式において、 ｑ：電子電荷絶対値〔クーロン〕 ε1：第１種半導体物質の誘電率〔フアラツド／
cm〕 ε2：第２種半導体物質の誘電率〔フアラツド／
cm〕 Γ1：ベース・コレクタ間に降服電圧が印加され
たときにpn接合位置からベース領域側に
伸びる空乏層のうち遷移領域に含まれない
部分に存在する実効的アクセプタ総量 Γ2：ベース・コレクタ間に降服電圧が印加され
たときにpn接合位置からコレクタ領域側
に伸びる空乏層のうち遷移領域に含まれな
い部分に存在する実効的ドナー総量
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8607183A JPS59211267A (ja) | 1983-05-17 | 1983-05-17 | ヘテロ接合バイポ−ラトランジスタ |
| EP19840302952 EP0134069B1 (en) | 1983-05-17 | 1984-05-02 | Bipolar transistor having a heterojunction between base and collector |
| DE8484302952T DE3481746D1 (de) | 1983-05-17 | 1984-05-02 | Bipolartransistor mit heterouebergang zwischen basis und kollektor. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8607183A JPS59211267A (ja) | 1983-05-17 | 1983-05-17 | ヘテロ接合バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59211267A JPS59211267A (ja) | 1984-11-30 |
| JPH0315353B2 true JPH0315353B2 (ja) | 1991-02-28 |
Family
ID=13876469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8607183A Granted JPS59211267A (ja) | 1983-05-17 | 1983-05-17 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0134069B1 (ja) |
| JP (1) | JPS59211267A (ja) |
| DE (1) | DE3481746D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2647824B2 (ja) * | 1984-08-10 | 1997-08-27 | 三洋電機株式会社 | 半導体積層構造 |
| GB2181299B (en) * | 1985-09-30 | 1989-03-15 | Gen Electric Plc | Semiconductor devices |
| US4788579A (en) * | 1985-09-30 | 1988-11-29 | The General Electric Company | Semiconductor superlattice |
| CA1299771C (en) * | 1987-02-06 | 1992-04-28 | Tadao Ishibashi | Heterojunction bipolar transistor with collector buffer layer |
| EP0355464A3 (en) * | 1988-08-15 | 1990-04-18 | Motorola, Inc. | Heterojunction bipolar transistor formed on a critically misoriented substrate |
| JP2801624B2 (ja) * | 1988-12-09 | 1998-09-21 | 株式会社東芝 | ヘテロ接合バイポーラトランジスタ |
| US5162243A (en) * | 1991-08-30 | 1992-11-10 | Trw Inc. | Method of producing high reliability heterojunction bipolar transistors |
| JP2731089B2 (ja) * | 1991-10-02 | 1998-03-25 | 三菱電機株式会社 | 高速動作半導体装置およびその製造方法 |
| DE102008044069B3 (de) | 2008-11-26 | 2010-08-05 | Airbus Deutschland Gmbh | Formkörper zur Herstellung eines Faserverbundbauteils |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511329A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device |
| JPS5511330A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device having continuous junction |
| JPS59210669A (ja) * | 1982-09-17 | 1984-11-29 | フランス国 | 高速ヘテロ接合バイポーラ半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2847451C2 (de) * | 1978-11-02 | 1986-06-12 | Telefunken electronic GmbH, 7100 Heilbronn | Halbleiterbauelement und Verfahren zum Herstellen |
-
1983
- 1983-05-17 JP JP8607183A patent/JPS59211267A/ja active Granted
-
1984
- 1984-05-02 DE DE8484302952T patent/DE3481746D1/de not_active Expired - Lifetime
- 1984-05-02 EP EP19840302952 patent/EP0134069B1/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511329A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device |
| JPS5511330A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device having continuous junction |
| JPS59210669A (ja) * | 1982-09-17 | 1984-11-29 | フランス国 | 高速ヘテロ接合バイポーラ半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0134069A3 (en) | 1986-12-30 |
| DE3481746D1 (de) | 1990-04-26 |
| EP0134069B1 (en) | 1990-03-21 |
| EP0134069A2 (en) | 1985-03-13 |
| JPS59211267A (ja) | 1984-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4173763A (en) | Heterojunction tunneling base transistor | |
| US5352912A (en) | Graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| CA1265626A (en) | Electron gas hole gas tunneling transistor device | |
| US20060267007A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| JPH0435904B2 (ja) | ||
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| EP0313749B1 (en) | Heterojunction bipolar transistor | |
| US20040232441A1 (en) | Heterojunction bipolar transistor | |
| CA2529595C (en) | Heterostructure bipolar transistor | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| JPH0315353B2 (ja) | ||
| EP0566591A1 (en) | SEMICONDUCTOR DEVICE. | |
| US4670767A (en) | Hetero-junction bipolar transistor having a high switching speed | |
| JPH0213831B2 (ja) | ||
| US9911889B2 (en) | Method for fabricating a heterojunction schottky gate bipolar transistor | |
| JPH01171269A (ja) | 半導体装置 | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| GB2191037A (en) | Hot charge-carrier transistors | |
| JP2703885B2 (ja) | 半導体装置 | |
| US5895931A (en) | Semiconductor device | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| GB2191035A (en) | Hot charge-carrier transistors | |
| JP3990989B2 (ja) | ヘテロバイポーラトランジスタ |