JPS63263762A - バイポ−ラトランジスタの製造方法 - Google Patents

バイポ−ラトランジスタの製造方法

Info

Publication number
JPS63263762A
JPS63263762A JP9890887A JP9890887A JPS63263762A JP S63263762 A JPS63263762 A JP S63263762A JP 9890887 A JP9890887 A JP 9890887A JP 9890887 A JP9890887 A JP 9890887A JP S63263762 A JPS63263762 A JP S63263762A
Authority
JP
Japan
Prior art keywords
base
layer
emitter
insulating film
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9890887A
Other languages
English (en)
Inventor
Kazuo Eda
江田 和生
Masaki Inada
稲田 雅紀
Toshimichi Ota
順道 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9890887A priority Critical patent/JPS63263762A/ja
Publication of JPS63263762A publication Critical patent/JPS63263762A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波特性に優れたバイポーラトランジスタの
製造方法に関するものである。
従来の技術 従来のバイポーラトランジスタの代表的構造は、n型シ
リコン基板の上に、エピタキシャル成長によって設けら
れたn+コレクタと、そこに拡散によって設、すられた
p型ベース、さらにその上に拡散または合金によって設
けられたn型エミッタからなる。これはnpn)ランジ
スタであるが、pnpトランジスタでも同様に構成する
ことができる。
この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ、ベース、コレクタを形成している。
ところで高周波特性に関係するトランジスタの動作速度
は、エミッターベースおよびベース−コレクタ接合容量
の充放電の時定数と電子のエミッターコレクタ間走行時
間に依有する。
バイポーラトランジスタの最大遮断周波数Fmaxは Fmax =Ft/ (8πRbCc)  −・・−(
1)FtH電流遮断周波数 Rb;ベース抵抗 CC;コレクタ容量 で表される。したがって、コレクタ容量とベース抵抗が
小さいほど高周波特性は向上する。
また電流遮断周波数Ftは、電子のエミッターコレクタ
間走行時間でと関係し以下のように表される。
Ft−1/2πτ          ・・・・・・(
2)τ=τe+rb+rc+τc c   −−(31
τe(エミッタ空乏層走行時間) =Rb (Cc+Ce+Cp) τb(ベース走行時間) τC(コレクタ走行時間) τcc(コレクタ空乏層充電時間) −(Re+Rc)  (Cc+Cp) ただし Ce;エミッタ容量 Cp;寄生容量 ReHエミフタ抵抗 RC;コレクタ抵抗 で表される。
したがって、エミッタ容量が小さいほどエミッタ走行時
間が短くやはり高周波特性が改善される。
またベース走行時間は当然のことながらベース長が短い
ほど早くなり、したがってやはりベース走行時間が短い
ほど高周波特性が改善される。
従来例のこのような単純な製法にもとすく単純な構造で
、接合容量が小さくかつ良好なオーミックコンタクトを
とりながら、ベース長の短いトランジスタを得ることは
困難であり、したがって高周波特性の優れたものは得ら
れなかった。
ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成(ヘテロ接合バイポーラト
ランジスタ)すると、ベース抵抗を低くすることができ
、高周波特性の優れたトランジスタの得られることが知
られている(例えば米国特許12569347号公報、
米国特許;3413533号公報、米国特許13780
359号公報)。
これは材料を適当に選ぶことにより、エミッターベース
接合部のバンド構造を、電子に対してはあまり障壁にな
らず、ホールに対して大きな障壁となるように構成でき
ることによる。そのため、ベースのキャリア濃度(ホー
ル濃度)を非常に高くすることができる。したがって、
ベース抵抗を極端に小さくすることができ、その結果と
して最大遮断周波数F waxの非常に大きな値が得ら
れるものである。その代表的な例は、エミッタにAlX
Ga1−XA″s (0<x<1)を、ベースとコレク
タにGaAsを用いたものである。しかし単にベース抵
抗を下げただけでは、まだ接合容量が大きく、またベー
ス長を短くしようとすると電極の取出しがうまくできな
い、外部ベース抵抗が大きくなるなどの理由から、それ
ほど高周波特性の優れたものは得られていない。
特公昭55−3829号公報には、このベース電極の取
り出しを改良した従来例が記載されている。
まずGaAs基板上に、液相エピタキシャル法によりn
型コレクタ層、p型ベース層、n型エミッタ層を形成す
る。つぎにメサエッチングによりコレクタ層の一部を露
出させ、その部分に再び液相エピタキシャルによってベ
ース電極取り出しのためのp型AlXGa、−XAs層
を形成し、前記コレクタ層にコレクタ電極、前記p型 AItXGa1−XAs層にベース電極、前記エミッタ
層にエミッタ電極を形成したものである。しかしこのよ
うな方法では、後から形成したp型A II XG a
 I−X A Sベース電極取り出し層とエミッタの間
に寄生の接合容量が発生するため、エミッターベース間
の接合容量が大きくなったと同じ悪影響があり高周波特
性の面から考えて好ましくない、また液相エピタキシャ
ル法で成長させる場合は、通常850度C程度にまで温
度を上げる必要があり、そのためへテロ接合界面で拡散
などの問題が生じこれも好ましくない。
発明が解決しようとする問題点 このような従来の構成では、ベース長が短くかつ抵抗が
低く、接合容量の小さい素子を得ることが困難であり、
高周波特性の充分優れたものが得られない。
本発明はかかる点に鑑みなされたもので、ベース電極の
取り出しの容易さを保ったまま、極めてベース長が短く
かつベース抵抗が低く、さらに接合容量が小さい構造を
提供することを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するため、あらかじめコレク
タ、ベースおよびエミッタ層を形成しておき、その上に
絶縁膜を形成した後、通常の真空蒸着およびホトリソグ
ラフィーを用いて、エミッタに相当する部分にイオン注
入用マスクを形成し、この部分のt残して、前記絶縁膜
をエツチングし、さらに工逃ツタ層をドライエツチング
によりエツチングしてベース層を露出させた後、前記イ
オン注入用マスクを用いて前記露出ベース層直下のベー
ス側コレクタ層にイオン注入を行い、イオン注入用マス
ク除去後、熱処理によりイオン注入部のみを高抵抗化し
た後、その上に化学気相成長(CVD)法によって、エ
ツチングにより生じた段差部を被うようにして、絶縁膜
を形成し、さらにドライエツチングによって、前記絶縁
膜の上から見て最も薄い部分である前記露出ベース層上
部の前記絶縁膜のみをエツチング除去した後、前記絶縁
膜をマスクとしてエピタキシャル成長技術を用いて、前
記露出ベース層上部にベースと同一導電型の半導体層を
前記エミッタとの間に空間を保ったまま成長させること
によって、ベース電極の取り出しの容易さを保ったまま
、ベース長の極めて短くかつ低く、さらに接合容量の小
さい構造を提供するものである。
作用 本発明は上記した構造により、ベース長が極めて短くか
つ低(、さらに接合容量が小さいので高周波特性が改善
される。
実施例 以下本発明の一実施例について、図面を用いて詳細に説
明する。
第1図は本発明の構造の一実施例を示したものである。
第1図において、1は半絶縁性GaAs基板、2はn十
型GaAsコレクタ1層(電極取出し層)、3はn型G
aAsコレクタ2層、4はp型GaAsベースlN13
はp型GaAsベース2層(電極取出し層)、6はn型
A It XGa1−XA5(X=0.3)エミッタ1
層、7はn生型QaAsエミッタ2層(電極取出し層)
、8はコレクタ電極、9はベース電極、10はエミッタ
電極である。
13はイオン注入により高抵抗化されたベース側コレク
タ部である。
各層の厚みは、半絶縁性GaAs基板1が400pm、
n十型GaAsコレクタ1層2が4000人、n型Ga
Asコレクタ2層3が3000人、p型GaAsベース
1層4が500人、p型GaAsベース2層5が500
0人、n型AjxGa1−XAsエミッタ1層6が15
00人、電極取出し用n生型Ga″Asエミッタ2N7
が1500人である。高抵抗化されたベース側コレクタ
部13の厚みは3000人である。2〜7の各層は、分
子線エピタキシー(MBE)によって形成された。
次に本実施例の素子の製造方法について述べる。
第2図に示すように、まず半絶縁性GaAs基板1の上
に分子線エピタキシーによりn生型GaAsコレクタ1
ji2.n型GaAsコレクタ2層3゜p型GaAsベ
ース1層4.n型A It Xaat−x Asエミッ
タ1層6.  n生型GaAsエミッタ2層7の各層を
所定の厚みに形成した0次に化学気相成長により酸化珪
素膜1)を5ooo人の厚みに形成した0次に通常のホ
トリソグラフィー法と金の真空蒸着技術により、金12
のイオン注入用マスクを形成した0次にこの金12のマ
スクを利用して、酸化珪素膜1)を湿式エツチングによ
り除去、次に、第3図に示すようにn生型GaAs 7
およびn型AlXGa1−XAs層部6をドライエツチ
ングによりエツチング除去して、ベース1層4の一部を
露出させた。酸化珪素膜のエツチングはフン酸で、Ga
AsおよびAj!XGa、−XAsのドライエツチング
は、塩素系ガスを用いて行った。塩素系ガスを用いたド
ライエツチングにより、第3図に示すように酸化珪素膜
と端が一致しかつ断面がほぼ垂直の形にエツチング部を
形成することができた。
次に金12のイオン注入用マスクを利用して、前記露出
ベース層直下のベース側コレクタの一部13に、酸素イ
オンを注入し、イオン注入用マスク除去後、熱処理をお
こなって、イオン注入部13のみを高抵抗化した。
次に化学気相成長法により、その上に2000人の酸化
珪素膜を形成した。化学気相成長法を用いれば、第4図
のように、エツチングにより生じた段差部を被うことが
できる0次にこれをドライエツチングすると、前記酸化
珪素膜が上から順番にエツチングされるため、第5図に
示すように上から見て最も薄い前記露出ベース層の上の
部分をまっさきにエツチング除去することができた。
次に酸化珪素膜をマスクとして上から分子線エピタキシ
ーにより、5000人のp型GaAsベース2層を第6
図に示すように再成長させた0段差部側壁は酸化珪素膜
で被われているため、このp型GaAsベース2層が、
前記エミッタ部に付着することはない、また成長温度は
600℃であり、液相エピタキシャル成長の通常の温度
(約850℃)に比べ隔分低く、そのため再成長後もヘ
テロ界面はなんの損傷も受けなかった。
エミッターベース接合部と再成長したp型GaAsベー
ス2層の間の距離が外部ベース抵抗としてきくが、この
距離は側壁に着く酸化珪素膜の厚みで正確かつある程度
任意に変えることができる。したがって外部ベース抵抗
を極めて低くできる。
次にホトレジストを塗布した。エミッタ部の幅が十分中
さい場合には、ホトレジストの流動性が良いため表面が
平坦化する。そこでドライエツチングをおこなうと、最
も高い前記エミッタ上部の酸化珪素膜のみを露出するこ
とができた。
次にフン酸に浸すと酸化珪素膜が溶けて、その上のGa
As系再成系膜成長膜5゛ども除去しエミッタ部の頭を
露出することができた。
次にAuGe系のn型GaAsに対するオーミックコン
タクト用電極材料を真空蒸着した。前記ホトレジストを
除去すると、前記エミッタ部以外に蒸着された金属は、
すべてホトレジストとともにリフトオフされ、前記エミ
ッタ部にのみ電極材料10を形成することができた。
次に、通常のホトリソグラフィーおよび真空蒸着および
熱処理技術により、再成長させたベース上に9のベース
電極を、またエツチングにより露出させたコレクタ1層
面に、コレクタ電極8を形成した。
←前用てづガ朶一 本実施例の構造のベース−コレクタ接合容量(Cc)は
、エミッタメサ直下の接合容量とベースメサ直下の接合
容量との和になる。この場合ベースメサ直下の接合容量
は、ベース側コレクタ部がイオン注入により高抵抗化し
ているため、イオン注入により高抵抗化しない場合に比
べ、2程度に小さくなる。トランジスタの構成上この部
分の占める割合が非常に大きいため、全体としてのベー
ス−コレクタ接合容量はA以下となる。
本実施例の構造のエミッタ容量Ceは、酸化珪素膜の側
壁を残して分子線エピタキシーにより成長したため、エ
ミッタ部と再成長部との間が空間で分離されており、そ
のためこのような側壁分離を設けずに成長させた場合に
比べ明らかに減少している。
さらに、本実施例の構造のベース長は、500人と極め
て短い。バイポーラトランジスタのベース走行時間τb
は、 r b = L b / V e         −
(41Lbiベース長 VeHベースにおける電子の速度 で与えられる。
したがって、ベース長を短くすることによりベース走行
時間にもとすく高周波特性は大幅に改善される。
本実施例では、ヘテロ接合バイポーラトランジスタの特
徴を生かして、ベース領域のキャリア濃度を極めて高く
している(実施例では1・10/dのキャリア濃度を用
いた)他に、実際ベースとして動作する以外の部分の厚
みが5000人と厚いため、ベースの引出しにまつわる
ベース抵抗を極めて低くできる。具体的にはベースの厚
みを500人にした場合に比べ、10倍の厚みにしたこ
とから外部ベース抵抗をほぼ1/10にできる。
(1)式かられかるように、ベース抵抗が1/10にな
ればF maxは10 (約3.1)倍になり著しく改
善の効果のあることがわかる。また本実施例の製造方法
を用いれば、極めて薄いベースに対してもその引出しは
極めて容易である。またエミッターベース接合部と再成
長により形成したp型GaAsベース2層との距離は、
側壁についた酸化珪素膜の厚みにより正確かつ最小に形
成できるため、この部分の外部ベース抵抗も非常に小さ
くすることができる。
以上述べたごとく、本発明の方法によれば、接合容量(
Cc、Ce)、ベース抵抗Rb、ベース長Lbのすべて
を同時に減少させることができるため最大遮断周波数の
極めて高い高周波特性に優れたトランジスタを得ること
ができる。
本実施例で得られたヘテロ接合トランジスタは予想され
たように以下の特徴を示した。まず500人という非常
に薄いベースに良好なオーミック電極を形成することが
できた。そのためベース走行時間が短くなった。さらに
接合容量も小さくなった。さらにベース抵抗も小さくな
った。以上のことから、エミッタ面積を同一寸法にした
場合、従来のものに比べて高周波特性が非常に向上した
本実施例では、ベース長として500人の例を示したが
、分子線エピタキシー技術を用いれば、さらに薄くする
ことが可能である。そのほかに、たとえば、有機金属化
学気相成長040−CVD)法を用いても同様の薄いベ
ースを作成することができる。
本実施例では絶縁膜として酸化珪素膜を用いたが窒化珪
素膜でも同様な結果が得られており、GaAsのエツチ
ング時にやられず、かつ分子線エピタキシーの成長温度
(約600℃)で安定な材料であればこれらに限られる
必要のないことは明らかである。
また本実施例では、半導体としてGaAs−A I X
 G a 1−x A Sを用いたが、他の半導体材料
、たとえばInP−1nGaAs等他のm−v化合物半
導体を用いても作成することができる。またAI!濃度
として、!=0.3を用いたが、これは0〜1の範囲で
任意に選ぶことができる。
本実施例では、エミッタ、コレクタをn型に、ベースを
p型にしたが、エミフタ、コレクタをp型に、ベースを
n型にすることもできる。
本実施例ではイオン注入として、酸素を用いたが、硼素
を用いても同じようにコレクタ層を高抵抗化することが
できた。コレクタ層を高抵抗化するイオンであれば、酸
素、硼素に限る必要のないり出しの容易さを保ったまま
、ベース長を著しく短くかつ抵抗を低くし、さらに接合
容量を小さくし高周波特性に優れたバイポーラトランジ
スタを、提供するものである。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2図〜第6
図は本発明の構造を実現するための製造途中の構造図で
ある。 1・・・・・・半絶縁性GaAs基板、2・・・・・・
n +GaAsコレクタ1層(を極取り出し層)、3・
・・・・・n型GaAsコレクタ2層、4・・・・・・
p型GaAsベース1層、5・・・・・・p型Gafi
、sベース271(電極取り出し層) 、6 ・・・−
n型AlXGa1−XAsエミッタ1層、7・・・・・
・n十型GaAsエミフタ2層(電極取り出し層)、8
・・・・・・コレクタ電極、9・・・・・・ベース電極
、10・・・・・・エミッタ電極、1)・旧・・酸化珪
素膜、12・・・・・・イオン注入用マスク、13・・
・・・・イオン注入高抵抗部。 代理人の氏名 弁理士 中尾敏男 はか1名第1図 第2図 第3図 第4図 第 5 図 第 6 図

Claims (5)

    【特許請求の範囲】
  1. (1)少なくともコレクタ層、ベース層およびエミッタ
    層を、この順で有する半導体基板の上に、絶縁膜を形成
    した後、エミッタ部をおおうイオン注入用マスクを形成
    した後、前記マスク部を除く部分の前記絶縁膜をエッチ
    ングにより除去し、さらにドライエッチングによって前
    記ベース層を露出させ、その上から前記イオン注入用マ
    スクを用いて、前記露出ベース層直下のベース側コレク
    タ部にイオン注入を行った後熱処理によりイオン注入部
    のみを高抵抗化し、さらにその上から段差を被うように
    して、絶縁膜を形成し、ドライエッチングによって、前
    記段差部側壁についた前記絶縁膜は残した状態で、露出
    させた前記ベース層の上の絶縁膜のみを除去し、その上
    から前記絶縁膜をマスクとし、前記ベースと同一導電型
    のベース電極取出し層をエピタキシャル成長させること
    によって、前記エミッタ層と前記ベース電極取出し層と
    の間に空間を保ったまま成長させた後、前記エミッタ部
    上部絶縁膜上についたベースと同一導電型の半導体層を
    除去し、前記エミッタ層、前記ベース電極取出し層およ
    び前記コレクタ層それぞれにエミッタ電極、ベース電極
    、コレクタ電極を形成したことを特徴とするバイポーラ
    トランジスタの製造方法。
  2. (2)エミッタとして、少なくともベースの半導体の禁
    制帯エネルギー幅よりも大きい半導体を用いたことを特
    徴とする特許請求の範囲第(1)項記載のバイポーラト
    ランジスタの製造方法。
  3. (3)半導体基板として、III−V化合物半導体を用い
    たことを特徴とする特許請求の範囲第(1)項記載のバ
    イポーラトランジスタの製造方法。
  4. (4)絶縁膜として、酸化珪素または窒化珪素を用いた
    ことを特徴とする特許請求の範囲第(1)項記載のバイ
    ポーラトランジスタの製造方法。
  5. (5)イオン注入として、酸素または硼素を打ち込んだ
    ことを特徴とする特許請求の範囲第(1)項記載のバイ
    ポーラトランジスタの製造方法。
JP9890887A 1987-04-22 1987-04-22 バイポ−ラトランジスタの製造方法 Pending JPS63263762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9890887A JPS63263762A (ja) 1987-04-22 1987-04-22 バイポ−ラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9890887A JPS63263762A (ja) 1987-04-22 1987-04-22 バイポ−ラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS63263762A true JPS63263762A (ja) 1988-10-31

Family

ID=14232229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9890887A Pending JPS63263762A (ja) 1987-04-22 1987-04-22 バイポ−ラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS63263762A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
JPS61188966A (ja) * 1985-02-16 1986-08-22 Fujitsu Ltd 高速半導体装置の製造方法
JPS6211270A (ja) * 1985-07-08 1987-01-20 Matsushita Electronics Corp トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
JPS61188966A (ja) * 1985-02-16 1986-08-22 Fujitsu Ltd 高速半導体装置の製造方法
JPS6211270A (ja) * 1985-07-08 1987-01-20 Matsushita Electronics Corp トランジスタの製造方法

Similar Documents

Publication Publication Date Title
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
JP2851044B2 (ja) 半導体装置の製造方法
JPS6218761A (ja) ヘテロ接合トランジスタの製造方法
JPS63263762A (ja) バイポ−ラトランジスタの製造方法
JP2623655B2 (ja) バイポーラトランジスタおよびその製造方法
JPS63188968A (ja) バイポ−ラトランジスタの製造方法
JP2526626B2 (ja) ヘテロ接合バイポ―ラ・トランジスタおよびその製造方法
JP2890729B2 (ja) バイポーラトランジスタおよびその製造方法
JPS62152165A (ja) バイポ−ラトランジスタの製造方法
JPS63263761A (ja) バイポ−ラトランジスタの製造方法
JPH0575169B2 (ja)
JPS63188969A (ja) バイポ−ラトランジスタの製造方法
JPH0452627B2 (ja)
JPH0577172B2 (ja)
JPH0577173B2 (ja)
JPS6218762A (ja) ヘテロ接合トランジスタおよびその製造方法
JP2770586B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPS6381977A (ja) ヘテロ接合バイポ−ラトランジスタ
JPS63287058A (ja) ヘテロ接合バイポ−ラトランジスタの製造方法
JPS61294860A (ja) バイポ−ラトランジスタの製造方法
JPS6316662A (ja) バイポ−ラトランジスタの製造方法
JPS6316665A (ja) バイポ−ラトランジスタの製造方法
JPS635564A (ja) ヘテロ接合型バイポ−ラトランジスタ
JPH0577174B2 (ja)
JPS61294859A (ja) バイポ−ラトランジスタの製造方法