JP2526626B2 - ヘテロ接合バイポ―ラ・トランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポ―ラ・トランジスタおよびその製造方法Info
- Publication number
- JP2526626B2 JP2526626B2 JP63060895A JP6089588A JP2526626B2 JP 2526626 B2 JP2526626 B2 JP 2526626B2 JP 63060895 A JP63060895 A JP 63060895A JP 6089588 A JP6089588 A JP 6089588A JP 2526626 B2 JP2526626 B2 JP 2526626B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- base layer
- emitter
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はヘテロ接合バイポーラ・トランジスタおよび
その製造方法に関する。
その製造方法に関する。
近年、半導体装置は高集積化，高速化に向けて精力的
な研究開発が進められている。特に化合物半導体等のヘ
テロ接合を利用したバイポーラ・トランジスタ（以下、
HBTという）は、エミッタ注入効率が高く高利得かつ高
速化が期待され、次世代の半導体素子として注目されて
いる。このHBTは、分子線エピタキシャル成長法，有機
金属熱分解気相成長法等による化合物半導体の薄膜多層
結晶成長技術の進展に伴い、その実現が可能となった。
な研究開発が進められている。特に化合物半導体等のヘ
テロ接合を利用したバイポーラ・トランジスタ（以下、
HBTという）は、エミッタ注入効率が高く高利得かつ高
速化が期待され、次世代の半導体素子として注目されて
いる。このHBTは、分子線エピタキシャル成長法，有機
金属熱分解気相成長法等による化合物半導体の薄膜多層
結晶成長技術の進展に伴い、その実現が可能となった。
このHBTにおいて、高速・高周波特性を表わす一つの
指標は最大発振周波数ｆmaxであるが、これは一般に次
式で示される。
指標は最大発振周波数ｆmaxであるが、これは一般に次
式で示される。
fT∝gm/CBE …（２） ここで、fTは電流利得遮断周波数,RBはベース抵抗、C
BCはトランジスタの眞性領域のベース・コレクタ接合容
量,Cbcはトランジスタの外部ベース領域のベース・コレ
クタ寄生容量,CBEはトランジスタの眞性領域のベース・
エミッタ容量,gmはトランジスタの相互コンダクタンス
である。
BCはトランジスタの眞性領域のベース・コレクタ接合容
量,Cbcはトランジスタの外部ベース領域のベース・コレ
クタ寄生容量,CBEはトランジスタの眞性領域のベース・
エミッタ容量,gmはトランジスタの相互コンダクタンス
である。
上式から明らかなように、高速に動作するHBTを実現
する一つの手段は、トランジスタの相互コンダクタンス
gmの値を大きく保ちながら、ベース抵抗RB,ベース・エ
ミッタ容量CBE、眞性領域のベース・コレクタ接合容量C
BCおよび外部ベース領域のベース・コレクタ寄生容量C
bcのそれぞれを極力小さく設定することである。従っ
て、HBTの開発は従来からこの開発手法に沿って進めら
れ、トランジスタの眞性領域の微細化を重点に強力に推
進されて来ている。
する一つの手段は、トランジスタの相互コンダクタンス
gmの値を大きく保ちながら、ベース抵抗RB,ベース・エ
ミッタ容量CBE、眞性領域のベース・コレクタ接合容量C
BCおよび外部ベース領域のベース・コレクタ寄生容量C
bcのそれぞれを極力小さく設定することである。従っ
て、HBTの開発は従来からこの開発手法に沿って進めら
れ、トランジスタの眞性領域の微細化を重点に強力に推
進されて来ている。
第６図は従来のnpn型AlGaAs/GaAsヘテロ接合バイポー
ラ・トランジスタの構造を示すチップ断面図である。す
なわち、従来のHBTは、半絶縁性半導体基板１上にｎ型G
aAsから成るコレクタ層２と、ｐ型GaAsから成るベース
層３と、ｎ型AlGaAsから成るメサ形エミッタ層４とをそ
れぞれ備え、更に、この各トランジスタ活性層の表面に
エミッタ電極6,ベース電極８およびコレクタ電極９とが
それぞれ微細構造に形成されたものである。
ラ・トランジスタの構造を示すチップ断面図である。す
なわち、従来のHBTは、半絶縁性半導体基板１上にｎ型G
aAsから成るコレクタ層２と、ｐ型GaAsから成るベース
層３と、ｎ型AlGaAsから成るメサ形エミッタ層４とをそ
れぞれ備え、更に、この各トランジスタ活性層の表面に
エミッタ電極6,ベース電極８およびコレクタ電極９とが
それぞれ微細構造に形成されたものである。
従来HBTのこのような構造では、エミッタ層４とベー
ス層３の接合面積を極力小さくすることによって、眞性
領域のベース・エミッタ接合容量CBEを低減することが
できる。しかし、ドライ・エッチングあるいはウェット
エッチング法によってエミッタ層４を加工し、ベース・
エミッタ接合面積を微細化すると、これに伴ってエミッ
タ層４とエミッタ電極３の接触面積の方も小さくなるの
で、ベース・エミッタ接合容量CBEは低減されるけれど
も、他方でエミッタ層４とエミッタ電極６の接触抵抗が
増加する。すなわち、エミッタ抵抗の増大をもたらし、
トランジスタの相互コンダクタンスgmを低下させる。従
って、ベース・エミッタ接合容量CBEの低減効果は相互
コンダクタンスgmの低下によって相殺されるので、電流
利得遮断周波数fTおよび最大発振周波数ｆmaxの改善を
図ることが難しい。また、このHBTの構造では、眞性ベ
ース層の深さが定まるとベース層３の膜厚も一意的に規
定されベース抵抗RBの大きさも定まるので、ベース抵抗
RBの低減化を図ることが難しい。また、眞性領域のベー
ス・コレクタ接合容量CBCおよび外部ベース領域のベー
ス・コレクタ寄生容量Cbcを低減することも亦構造上き
わめて困難であるので、従来のHBT構造では、より優れ
た高速，高周波特性を得ることができない。
ス層３の接合面積を極力小さくすることによって、眞性
領域のベース・エミッタ接合容量CBEを低減することが
できる。しかし、ドライ・エッチングあるいはウェット
エッチング法によってエミッタ層４を加工し、ベース・
エミッタ接合面積を微細化すると、これに伴ってエミッ
タ層４とエミッタ電極３の接触面積の方も小さくなるの
で、ベース・エミッタ接合容量CBEは低減されるけれど
も、他方でエミッタ層４とエミッタ電極６の接触抵抗が
増加する。すなわち、エミッタ抵抗の増大をもたらし、
トランジスタの相互コンダクタンスgmを低下させる。従
って、ベース・エミッタ接合容量CBEの低減効果は相互
コンダクタンスgmの低下によって相殺されるので、電流
利得遮断周波数fTおよび最大発振周波数ｆmaxの改善を
図ることが難しい。また、このHBTの構造では、眞性ベ
ース層の深さが定まるとベース層３の膜厚も一意的に規
定されベース抵抗RBの大きさも定まるので、ベース抵抗
RBの低減化を図ることが難しい。また、眞性領域のベー
ス・コレクタ接合容量CBCおよび外部ベース領域のベー
ス・コレクタ寄生容量Cbcを低減することも亦構造上き
わめて困難であるので、従来のHBT構造では、より優れ
た高速，高周波特性を得ることができない。
本発明の目的は、上記の状況に鑑み、エミッタ抵抗の
増大を伴うことなく眞性ベース領域のベース・エミッタ
接合容量を低減させることができ、且つ、ベース抵抗，
眞性領域のベース・コレクタ接合容量および外部ベース
領域のベース・コレクタ寄生容量の全ての低減を図り得
る構造のヘテロ接合バイポーラ・トランジスタおよびそ
の製造方法を提供することである。
増大を伴うことなく眞性ベース領域のベース・エミッタ
接合容量を低減させることができ、且つ、ベース抵抗，
眞性領域のベース・コレクタ接合容量および外部ベース
領域のベース・コレクタ寄生容量の全ての低減を図り得
る構造のヘテロ接合バイポーラ・トランジスタおよびそ
の製造方法を提供することである。
本発明によれば、ヘテロ接合バイポーラ・トランジス
タの一つは、半絶縁性半導体基板と、前記基板上に形成
されるコレクタ層と、前記コレクタ層上に積層される厚
膜部及び薄膜部でなる外部ベース層と、メサ側壁に前記
ベース層の薄膜部に向かって膜厚を順次増大させるテー
パー状絶縁層を備えると共に前記外部ベース層の厚膜部
と薄膜部との段差部に埋込まれるように形成されるメサ
形エミッタ層と、前記薄膜部の前記テーパー状絶縁層の
縁端が取囲む領域に形成される真性ベース層と、前記メ
サ形エミッタ層，外部ベース層の厚膜部およびコレクタ
層の上面にそれぞれ設けられるエミッタ電極，ベース電
極およびコレクタ電極とを含み、前記メサ形エミッタ層
と外部ベース層と厚膜部とが前記テーパー状絶縁層によ
り分離されているというものであり、 また他の一つは、半絶縁性半導体基板と、前記基板上
に形成される外部コレクタ層と、前記外部コレクタ層上
に順次積層形成される半絶縁性半導体材から成るスペー
サ層および厚膜の外部ベース層と、メサ側壁に前記ベー
ス層に向かって膜厚を順次増大させるテーパー状絶縁層
を備えると共に前記厚膜の外部ベース層内に埋込まれる
ように形成されるメサ形エミッタ層と、前記メサ形エミ
ッタ層のテーパー状絶縁層の縁端が取囲む外部ベース層
およびスペーサ層の面内にそれぞれ形成される眞性ベー
ス層および眞性コレクタ層と、前記メサ形エミッタ層，
外部ベース層および外部コレクタ層の上面にそれぞれ設
けられるエミッタ電極，ベース電極およびコレクタ電極
とを含んで構成される。
タの一つは、半絶縁性半導体基板と、前記基板上に形成
されるコレクタ層と、前記コレクタ層上に積層される厚
膜部及び薄膜部でなる外部ベース層と、メサ側壁に前記
ベース層の薄膜部に向かって膜厚を順次増大させるテー
パー状絶縁層を備えると共に前記外部ベース層の厚膜部
と薄膜部との段差部に埋込まれるように形成されるメサ
形エミッタ層と、前記薄膜部の前記テーパー状絶縁層の
縁端が取囲む領域に形成される真性ベース層と、前記メ
サ形エミッタ層，外部ベース層の厚膜部およびコレクタ
層の上面にそれぞれ設けられるエミッタ電極，ベース電
極およびコレクタ電極とを含み、前記メサ形エミッタ層
と外部ベース層と厚膜部とが前記テーパー状絶縁層によ
り分離されているというものであり、 また他の一つは、半絶縁性半導体基板と、前記基板上
に形成される外部コレクタ層と、前記外部コレクタ層上
に順次積層形成される半絶縁性半導体材から成るスペー
サ層および厚膜の外部ベース層と、メサ側壁に前記ベー
ス層に向かって膜厚を順次増大させるテーパー状絶縁層
を備えると共に前記厚膜の外部ベース層内に埋込まれる
ように形成されるメサ形エミッタ層と、前記メサ形エミ
ッタ層のテーパー状絶縁層の縁端が取囲む外部ベース層
およびスペーサ層の面内にそれぞれ形成される眞性ベー
ス層および眞性コレクタ層と、前記メサ形エミッタ層，
外部ベース層および外部コレクタ層の上面にそれぞれ設
けられるエミッタ電極，ベース電極およびコレクタ電極
とを含んで構成される。
また、本発明の製造方法の一つは、半絶縁性半導体基
板上にコレクタ層および厚膜の外部ベースを順次エピタ
キシャル成長する工程と、前記厚膜の外部ベース層上に
所定の深さの溝部を形成する選択的エッチング工程と、
前記外部ベース層の溝部内の側壁面にベース層に向かっ
て順次膜厚を増大するテーパー状絶縁層を選択形成する
工程と、前記テーパー絶縁層のパターンをマスクとして
前記溝部底面の外部ベース層を下部のコレクタ層が露出
するまで除去する外部ベース層の選択的エッチング工程
と、前記溝部内のコレクタ層の露出面上に眞性ベース層
を形成する選択的エピタキシャル成長工程と、前記テー
パー状絶縁層の側壁面に沿ってエミッタ層を選択的にエ
ピタキシャル成長する前記眞性ベース層上へのメサ形エ
ミッタ層の形成工程と、前記メサ形エミッタ層、外部ベ
ース層およびコレクタ層の上表面にそれぞれエミッタ電
極，ベース電極およびコレクタ電極を形成する引出電極
形成工程とを含み、 他の一つは、半絶縁性半導体基板上に外部コレクタ
層，半絶縁性半導体材料または絶縁材料からなるスペー
サ層および厚膜の外部ベース層を順次エピタキシャル成
長する工程と、前記外部ベース層上に所定の深さの溝部
を形成する選択的エッチング工程と、前記外部ベース層
の溝部内の側壁面にベース層に向かって順次膜厚を増大
するテーパ状絶縁層を選択形成する工程と、前記テーパ
ー状絶縁層パターンをマスクとして前記溝部底面の外部
ベース層およびスペーサ層を下部のコレクタ層が露出す
るまで除去する外部ベース層およびスペーサ層の選択的
エッチング工程と、前記溝部内の外部コルクタ層の露出
面上に眞性コレクタ層および眞性ベース層を順次形成す
る選択的エピタキシャル成長工程と、前記テーパー状の
絶縁層の側壁面に沿ってエミッタ層を選択的にエピタキ
シャル成長する前記眞性ベース層上へのメサ形エミッタ
層の形成工程と、前記メサ形エミッタ層，外部ベース層
および外部コレクタ層の上表面にそれぞれエミッタ電
極，ベース電極およびコレクタ電極を形成する引出電極
形成工程とを含む。
板上にコレクタ層および厚膜の外部ベースを順次エピタ
キシャル成長する工程と、前記厚膜の外部ベース層上に
所定の深さの溝部を形成する選択的エッチング工程と、
前記外部ベース層の溝部内の側壁面にベース層に向かっ
て順次膜厚を増大するテーパー状絶縁層を選択形成する
工程と、前記テーパー絶縁層のパターンをマスクとして
前記溝部底面の外部ベース層を下部のコレクタ層が露出
するまで除去する外部ベース層の選択的エッチング工程
と、前記溝部内のコレクタ層の露出面上に眞性ベース層
を形成する選択的エピタキシャル成長工程と、前記テー
パー状絶縁層の側壁面に沿ってエミッタ層を選択的にエ
ピタキシャル成長する前記眞性ベース層上へのメサ形エ
ミッタ層の形成工程と、前記メサ形エミッタ層、外部ベ
ース層およびコレクタ層の上表面にそれぞれエミッタ電
極，ベース電極およびコレクタ電極を形成する引出電極
形成工程とを含み、 他の一つは、半絶縁性半導体基板上に外部コレクタ
層，半絶縁性半導体材料または絶縁材料からなるスペー
サ層および厚膜の外部ベース層を順次エピタキシャル成
長する工程と、前記外部ベース層上に所定の深さの溝部
を形成する選択的エッチング工程と、前記外部ベース層
の溝部内の側壁面にベース層に向かって順次膜厚を増大
するテーパ状絶縁層を選択形成する工程と、前記テーパ
ー状絶縁層パターンをマスクとして前記溝部底面の外部
ベース層およびスペーサ層を下部のコレクタ層が露出す
るまで除去する外部ベース層およびスペーサ層の選択的
エッチング工程と、前記溝部内の外部コルクタ層の露出
面上に眞性コレクタ層および眞性ベース層を順次形成す
る選択的エピタキシャル成長工程と、前記テーパー状の
絶縁層の側壁面に沿ってエミッタ層を選択的にエピタキ
シャル成長する前記眞性ベース層上へのメサ形エミッタ
層の形成工程と、前記メサ形エミッタ層，外部ベース層
および外部コレクタ層の上表面にそれぞれエミッタ電
極，ベース電極およびコレクタ電極を形成する引出電極
形成工程とを含む。
この際、前記テーパー状絶縁層のパターンをマスクと
して前記溝部底面の外部ベース層を下部のスペーサ層が
露出するまで除去する外部ベース層の選択的エッチング
工程と、前記溝部内のスペーサー層の露出面上に前記テ
ーパー状絶縁層のパターンをマスクとして不純物をイオ
ン注入する眞性コレクタ層のイオン注入による形成工程
と、前記眞性コレクタ層上に眞性ベース層を形成する選
択的エピタキシャル成長工程とを含んでもよい。
して前記溝部底面の外部ベース層を下部のスペーサ層が
露出するまで除去する外部ベース層の選択的エッチング
工程と、前記溝部内のスペーサー層の露出面上に前記テ
ーパー状絶縁層のパターンをマスクとして不純物をイオ
ン注入する眞性コレクタ層のイオン注入による形成工程
と、前記眞性コレクタ層上に眞性ベース層を形成する選
択的エピタキシャル成長工程とを含んでもよい。
本発明によれば、トランジスタの眞性領域のベース・
エミッタ接合面積、またはこれと眞性領域におけるベー
ス・コレクタ接合面積の双方が、エミッタ層のメサ壁に
設けられたテーパー状絶縁層のベース層近傍の厚みによ
って規定される。すなわち、これら２つの接合面積はエ
ミッタ層のメサ壁に設けられたテーパー状絶縁層の存在
によりエミッタ層とエミッタ電極との接触面積よりも小
さな値に規定される。その結果、眞性領域のベース・エ
ミッタ接合容量CBCはエミッタ層とエミッタ電極との接
触面積を狭めることなく充分広く設定されたまま、すな
わち、エミッタ抵抗の増加を伴うことなく低減される。
エミッタ接合面積、またはこれと眞性領域におけるベー
ス・コレクタ接合面積の双方が、エミッタ層のメサ壁に
設けられたテーパー状絶縁層のベース層近傍の厚みによ
って規定される。すなわち、これら２つの接合面積はエ
ミッタ層のメサ壁に設けられたテーパー状絶縁層の存在
によりエミッタ層とエミッタ電極との接触面積よりも小
さな値に規定される。その結果、眞性領域のベース・エ
ミッタ接合容量CBCはエミッタ層とエミッタ電極との接
触面積を狭めることなく充分広く設定されたまま、すな
わち、エミッタ抵抗の増加を伴うことなく低減される。
このように眞性のベース層およびコレクタ層が規定さ
れることに伴い外部ベース層および外部コレクタ層の膜
厚設定は何れも自由となる。すなわち、外部ベース層の
膜厚を充分大きくとってベース抵抗RBを大きく低減さ
せ、また、外部ベース層と外部コレクタ層との間にスペ
ーサ層を介在させることにより、眞性領域のベース・コ
レクタ接合容量CBCと共に外部ベース領域のベース・コ
レクタ寄生容量Cbcの低減化を同時に図ることができ
る。
れることに伴い外部ベース層および外部コレクタ層の膜
厚設定は何れも自由となる。すなわち、外部ベース層の
膜厚を充分大きくとってベース抵抗RBを大きく低減さ
せ、また、外部ベース層と外部コレクタ層との間にスペ
ーサ層を介在させることにより、眞性領域のベース・コ
レクタ接合容量CBCと共に外部ベース領域のベース・コ
レクタ寄生容量Cbcの低減化を同時に図ることができ
る。
以下図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例を示すnpn型AlGaAs/GaAsヘ
テロ接合バイポーラ・トランジスタのチップ断面図であ
る。本実施例によれば、本発明のHBTは、GaAsから成る
半絶縁性半導体基板11と、この基板11上に形成されたｎ
型GaAsから成るコレクタ層12と、このコレクタ層上に積
層されるＰ型GaAsからなる厚膜部及び薄膜部でなる外部
ベース層17と、メサ側壁にベース層の薄膜部に向かって
膜厚を順次増大させるテーパー状絶縁層15を備えると共
に外部ベース層17の厚膜部と薄膜部との段差部に埋込ま
れるように形成されるｎ型のAlGaAsからなるメサ形エミ
ッタ層14と、前述の薄膜部のテーパー状絶縁層15の縁端
が取囲む領域に形成される真性ベース層13と、メサ形エ
ミッタ層14,外部ベース層17の厚膜部よびコレクタ層12
の上面にそれぞれ設けられるエミッタ電極16,ベース電
極18およびコレクタ電極19とを含み、メサ形エミッタ層
14と外部ベース層の厚膜部とがテーパー状絶縁層15によ
り分離されているというものである。
テロ接合バイポーラ・トランジスタのチップ断面図であ
る。本実施例によれば、本発明のHBTは、GaAsから成る
半絶縁性半導体基板11と、この基板11上に形成されたｎ
型GaAsから成るコレクタ層12と、このコレクタ層上に積
層されるＰ型GaAsからなる厚膜部及び薄膜部でなる外部
ベース層17と、メサ側壁にベース層の薄膜部に向かって
膜厚を順次増大させるテーパー状絶縁層15を備えると共
に外部ベース層17の厚膜部と薄膜部との段差部に埋込ま
れるように形成されるｎ型のAlGaAsからなるメサ形エミ
ッタ層14と、前述の薄膜部のテーパー状絶縁層15の縁端
が取囲む領域に形成される真性ベース層13と、メサ形エ
ミッタ層14,外部ベース層17の厚膜部よびコレクタ層12
の上面にそれぞれ設けられるエミッタ電極16,ベース電
極18およびコレクタ電極19とを含み、メサ形エミッタ層
14と外部ベース層の厚膜部とがテーパー状絶縁層15によ
り分離されているというものである。
本実施例によれば、エミッタ層14と眞性ベース層13と
の接合面積は、エミッタ層14とエミッタ電極16の間に設
定される接触面積の大きさとは関係なく縮小され、ま
た、外部ベース層17の厚膜部は任意の厚膜に形成される
ので、エミッタ抵抗の増加、すなわち、gmの低下を伴う
ことなく、眞性領域のベース・エミッタ接合容量CBEお
よびベース抵抗RBの大きさをそれぞれ低減することがで
きる。従って、最大発振周波数ｆmaxおよび電流利得遮
断周波数fTの上限値は大幅に伸長され、その高速・高周
波特性が著しく改善される。
の接合面積は、エミッタ層14とエミッタ電極16の間に設
定される接触面積の大きさとは関係なく縮小され、ま
た、外部ベース層17の厚膜部は任意の厚膜に形成される
ので、エミッタ抵抗の増加、すなわち、gmの低下を伴う
ことなく、眞性領域のベース・エミッタ接合容量CBEお
よびベース抵抗RBの大きさをそれぞれ低減することがで
きる。従って、最大発振周波数ｆmaxおよび電流利得遮
断周波数fTの上限値は大幅に伸長され、その高速・高周
波特性が著しく改善される。
第２図は本発明の他の実施例を示すnpn型AlGaAs/GaAs
ヘテロ接合バイポーラ・トランジスタのチップ断面図で
ある。本実施例によれば、本発明のHBTは、GaAsから成
る半絶縁性半導体基板21と、この基板21上に形成された
ｎ型GaAsから成る外部コレクタ層20と、この外部コレク
タ層20上に順次積層形成された半絶縁性GaAsから成るス
ペーサ層30およびｐ型GaAsから成る厚膜の外部ベース層
27と、メサ側壁にベース層に向かって膜厚を順次増大さ
せるテーパー状絶縁層25を備えると共に厚膜の外部ベー
ス層27内に埋込まれるように形成されたｎ型のAlGaAsか
ら成るメサ形エミッタ層24と、テーパー状絶縁層25の縁
端が取囲む外部ベース層27およびスペーサ層30の面内に
それぞれ形成されたｐ型GaAsから成る眞性ベース層23お
よびｎ型GaAsから成る眞性コレクタ層22と、メサ形エミ
ッタ層24,外部ベース層27および外部コレクタ層20の上
面にそれぞれ設けられたエミッタ電極26,ベース電極28
およびコレクタ電極29とを含む。本実施例によれば、前
実施例同様、相互コンダクタンスgmの低下を招くことな
く眞性領域のエミッタ・ベース接合容量CBE,ベース抵抗
RBをそれぞれ低減し得る他、外部ベース領域のベース・
コレクタ寄生容量Cbcおよび眞性領域のベース・コレク
タ接合容量CBCの低減が図れるので、その高速・高周波
特性をより顕著に改善することが可能である。
ヘテロ接合バイポーラ・トランジスタのチップ断面図で
ある。本実施例によれば、本発明のHBTは、GaAsから成
る半絶縁性半導体基板21と、この基板21上に形成された
ｎ型GaAsから成る外部コレクタ層20と、この外部コレク
タ層20上に順次積層形成された半絶縁性GaAsから成るス
ペーサ層30およびｐ型GaAsから成る厚膜の外部ベース層
27と、メサ側壁にベース層に向かって膜厚を順次増大さ
せるテーパー状絶縁層25を備えると共に厚膜の外部ベー
ス層27内に埋込まれるように形成されたｎ型のAlGaAsか
ら成るメサ形エミッタ層24と、テーパー状絶縁層25の縁
端が取囲む外部ベース層27およびスペーサ層30の面内に
それぞれ形成されたｐ型GaAsから成る眞性ベース層23お
よびｎ型GaAsから成る眞性コレクタ層22と、メサ形エミ
ッタ層24,外部ベース層27および外部コレクタ層20の上
面にそれぞれ設けられたエミッタ電極26,ベース電極28
およびコレクタ電極29とを含む。本実施例によれば、前
実施例同様、相互コンダクタンスgmの低下を招くことな
く眞性領域のエミッタ・ベース接合容量CBE,ベース抵抗
RBをそれぞれ低減し得る他、外部ベース領域のベース・
コレクタ寄生容量Cbcおよび眞性領域のベース・コレク
タ接合容量CBCの低減が図れるので、その高速・高周波
特性をより顕著に改善することが可能である。
第３図（ａ）〜（ｅ）は本発明ヘテロ接合バイポーラ
・トランジスタの製造方法の一実施例を示す工程順序図
である。本実施例によれば第１図の構造のHBTを得るこ
とができる。まず第３図（ａ）に示すように、GaAsから
成る半絶縁性半導体基板11上にドナー（例えばSi）をド
ープしたｎ型GaAsから成るコレクタ層12およびアクセプ
タ（例えばBe）をドープしたｐ型GaAsから成る外部ベー
ス層17を、厚さ0.5乃至1.0μｍおよび0.1乃至0.5μｍに
それぞれ分子線エピタキシャル成長法、あるいは有機金
属熱分解気相成長法等を用いて順次成長させた後、シリ
コン酸化膜（SiO2）またはシリコン窒化膜（Si3N4）等
の絶縁体から成るマスク・パターン31を開口部が基板に
対してほぼ垂直になるように形成する。つぎに第３図
（ｂ）に示すように、マスク・パターン31を介して外部
ベース17を選択的にエッチングし底部の厚みが0.03乃至
0.2μｍ程度残存するように開口する。このエッチング
手段には、ほぼ垂直なエッチング断面が得られる塩化ボ
ロン（BCl3）ガス、塩素（Cl2）ガス等の雰囲気ガスに
よる反応性イオン・エッチング法あるいは反応性イオン
ビーム・エッチング法が好適である。
・トランジスタの製造方法の一実施例を示す工程順序図
である。本実施例によれば第１図の構造のHBTを得るこ
とができる。まず第３図（ａ）に示すように、GaAsから
成る半絶縁性半導体基板11上にドナー（例えばSi）をド
ープしたｎ型GaAsから成るコレクタ層12およびアクセプ
タ（例えばBe）をドープしたｐ型GaAsから成る外部ベー
ス層17を、厚さ0.5乃至1.0μｍおよび0.1乃至0.5μｍに
それぞれ分子線エピタキシャル成長法、あるいは有機金
属熱分解気相成長法等を用いて順次成長させた後、シリ
コン酸化膜（SiO2）またはシリコン窒化膜（Si3N4）等
の絶縁体から成るマスク・パターン31を開口部が基板に
対してほぼ垂直になるように形成する。つぎに第３図
（ｂ）に示すように、マスク・パターン31を介して外部
ベース17を選択的にエッチングし底部の厚みが0.03乃至
0.2μｍ程度残存するように開口する。このエッチング
手段には、ほぼ垂直なエッチング断面が得られる塩化ボ
ロン（BCl3）ガス、塩素（Cl2）ガス等の雰囲気ガスに
よる反応性イオン・エッチング法あるいは反応性イオン
ビーム・エッチング法が好適である。
ここで、外部ベース層17の開口部の側壁面を覆うよう
にテーパー状の絶縁層15を形成する。この絶縁性層15は
つぎの手順で容易に形成することができる。すなわち、
まず、化学気相成長法等の良好な段差被覆性を有する成
膜法を用いて、例えばシリコン酸化膜（SiO2）を基板全
面に成膜し、ついで、例えば、四弗化炭素（CF4）ガス
雰囲気中における反応性イオン・エッチング等の異方性
エッチング法を用いて、基板の平坦部に堆積された不要
のシリコン酸化膜（SiO2）を選択的にエッチング除去す
ればよい。ついで第３図（ｃ）に示すように、マスク・
パターン31およびテーパー状の絶縁層15をマスクとして
外部ベース17の開口部の底部を選択エッチング除去し下
部のコレクタ層12の表面を露出させる。
にテーパー状の絶縁層15を形成する。この絶縁性層15は
つぎの手順で容易に形成することができる。すなわち、
まず、化学気相成長法等の良好な段差被覆性を有する成
膜法を用いて、例えばシリコン酸化膜（SiO2）を基板全
面に成膜し、ついで、例えば、四弗化炭素（CF4）ガス
雰囲気中における反応性イオン・エッチング等の異方性
エッチング法を用いて、基板の平坦部に堆積された不要
のシリコン酸化膜（SiO2）を選択的にエッチング除去す
ればよい。ついで第３図（ｃ）に示すように、マスク・
パターン31およびテーパー状の絶縁層15をマスクとして
外部ベース17の開口部の底部を選択エッチング除去し下
部のコレクタ層12の表面を露出させる。
つぎに、第３図（ｄ）に示すように、コレクタ層12の
露出面上にｐ型GaAsから成る眞性ベース層13を、ついで
ｎ型AlGaAsから成るメサ形エミッタ層14を少くともテー
パー状の絶縁層15の側壁が隠れるまでそれぞれエピタキ
シャル成長せしめる。この眞性ベース層13およびメサ形
エミッタ層14のエピタキシャル成長には、有機金属熱分
解気相成長法に代表される選択性の高い成長法が適して
いる。
露出面上にｐ型GaAsから成る眞性ベース層13を、ついで
ｎ型AlGaAsから成るメサ形エミッタ層14を少くともテー
パー状の絶縁層15の側壁が隠れるまでそれぞれエピタキ
シャル成長せしめる。この眞性ベース層13およびメサ形
エミッタ層14のエピタキシャル成長には、有機金属熱分
解気相成長法に代表される選択性の高い成長法が適して
いる。
最後に、第３図（ｅ）に示すように、ｎ型GaAsに対し
てオーミック接触性を示す金属、例えば、AuGe/Niから
成るエミッタ電極16をエミッタ層14の露出部を覆うよう
に形成し、更に周知の方法でマスク層パターン31および
外部ベース層17を部分的にエッチングして、外部ベース
層17およびコレクタ層12上の所定領域をそれぞれ露出さ
せ、ｎ型GaAsに対してオーミック接触性を示す金属、例
えば、AuGe/Niから成るコレクタ電極19およびｐ型GaAs
に対してオーミック接触性を示す金属、例えば、AuZn,A
uCr,AuMn等から成るベース電極18をそれぞれ形成するこ
とによって第１図に示した構造の本発明HBTが完成す
る。
てオーミック接触性を示す金属、例えば、AuGe/Niから
成るエミッタ電極16をエミッタ層14の露出部を覆うよう
に形成し、更に周知の方法でマスク層パターン31および
外部ベース層17を部分的にエッチングして、外部ベース
層17およびコレクタ層12上の所定領域をそれぞれ露出さ
せ、ｎ型GaAsに対してオーミック接触性を示す金属、例
えば、AuGe/Niから成るコレクタ電極19およびｐ型GaAs
に対してオーミック接触性を示す金属、例えば、AuZn,A
uCr,AuMn等から成るベース電極18をそれぞれ形成するこ
とによって第１図に示した構造の本発明HBTが完成す
る。
第４図（ａ）〜（ｅ）は、本発明ヘテロ接合バイポー
ラ・トランジスタの他の製造方法の一実施例を示す工程
順序図である。本実施例によれば第２図の構造のHBTを
得ることができる。まず第４図（ａ）に示すように、Ga
Asから成る半絶縁性半導体基板21上にドナー（例えばS
i）をドープしたｎ型GaAsから成る外部コレクタ層20,半
絶縁性GaAsから成るスペーサ層30およびアクセプタ（例
えばBe）をドープしたｐ型GaAsから成る外部ベース層27
を、それぞれ、0.5乃至1.0μm,0.3乃至1.0μｍおよび0.
1乃至0.5μｍの厚さに分子線エピタキシャル成長法、あ
るいは有機金属熱分解気相成長法等を用いて順次成長さ
せた後、シリコン酸化膜（SiO2），シリコン窒化膜（Si
3N4）等の絶縁体から成るマスク・パターン31を開口部
が基板に対してほぼ垂直になるように形成する。つぎに
第４図（ｂ）に示すように、マスク・パターン31を介し
て外部ベース層27を選択的にエッチングし底部の厚みが
0.03乃至0.2μｍ程度残存するように開口する。ここ
で、外部ベース層27を開口部の側壁面を覆うようにテー
パー状の絶縁層25を形成する。この外部ベース27のエッ
チング法およびテーパー状絶縁層25の形成方法は前実施
例第２図（ｂ）で説明したと同様な方法で行なわれる。
ついで第４図（ｃ）に示すように、マスク・パターン31
およびテーパー状絶縁層25をマスクとして外部ベース27
の開口部の底部およびスペーサ層30をそれぞれエッチン
グ除去し下部の外部コレクタ層20の表面を露出させる。
ラ・トランジスタの他の製造方法の一実施例を示す工程
順序図である。本実施例によれば第２図の構造のHBTを
得ることができる。まず第４図（ａ）に示すように、Ga
Asから成る半絶縁性半導体基板21上にドナー（例えばS
i）をドープしたｎ型GaAsから成る外部コレクタ層20,半
絶縁性GaAsから成るスペーサ層30およびアクセプタ（例
えばBe）をドープしたｐ型GaAsから成る外部ベース層27
を、それぞれ、0.5乃至1.0μm,0.3乃至1.0μｍおよび0.
1乃至0.5μｍの厚さに分子線エピタキシャル成長法、あ
るいは有機金属熱分解気相成長法等を用いて順次成長さ
せた後、シリコン酸化膜（SiO2），シリコン窒化膜（Si
3N4）等の絶縁体から成るマスク・パターン31を開口部
が基板に対してほぼ垂直になるように形成する。つぎに
第４図（ｂ）に示すように、マスク・パターン31を介し
て外部ベース層27を選択的にエッチングし底部の厚みが
0.03乃至0.2μｍ程度残存するように開口する。ここ
で、外部ベース層27を開口部の側壁面を覆うようにテー
パー状の絶縁層25を形成する。この外部ベース27のエッ
チング法およびテーパー状絶縁層25の形成方法は前実施
例第２図（ｂ）で説明したと同様な方法で行なわれる。
ついで第４図（ｃ）に示すように、マスク・パターン31
およびテーパー状絶縁層25をマスクとして外部ベース27
の開口部の底部およびスペーサ層30をそれぞれエッチン
グ除去し下部の外部コレクタ層20の表面を露出させる。
つぎに第４図（ｄ）に示すように、外部コレクタ層20
の露出面上にｎ型GaAsから成る眞性コレクタ22をスペー
サ層30の上面に達するまで、また、ｐ型GaAsから成る眞
性ベース層23を、更にｎ型AlGaAsから成るメサエミッタ
層24を少くとも絶縁層25の側壁が隠れるまでそれぞれエ
ピタキシャル成長せしめる。これら眞性コレクタ層22,
眞性ベース層23およびメサエミッタ層24のエピタキシャ
ル成長には、有機金属熱分解気相成長法に代表される選
択性の高い成長法が適している。
の露出面上にｎ型GaAsから成る眞性コレクタ22をスペー
サ層30の上面に達するまで、また、ｐ型GaAsから成る眞
性ベース層23を、更にｎ型AlGaAsから成るメサエミッタ
層24を少くとも絶縁層25の側壁が隠れるまでそれぞれエ
ピタキシャル成長せしめる。これら眞性コレクタ層22,
眞性ベース層23およびメサエミッタ層24のエピタキシャ
ル成長には、有機金属熱分解気相成長法に代表される選
択性の高い成長法が適している。
最後に第４図（ｅ）に示すようにｎ型GaAsに対してオ
ーミック接触性を示す金属、例えば、AuGe/Niから成る
エミッタ電極26をメサ形エミッタ層24の露出部を覆うよ
うに形成し、更に周知の方法で、マスク・パターン31お
よび外部ベース層27を部分的にエッチングして、外部ベ
ース層27および外部コレクタ層20上の所定領域をそれぞ
れ露出させ、ｎ型GaAsに対してオーミック接触性を示す
金属、例えば、AuGe/Niから成るコレクタ電極29および
ｐ型GaAsに対してオーミック接触性を示す金属、例え
ば、AuZn,AuCr,AuMn等から成るベース電極28をそれぞれ
形成することによって、第２図に示した構造の本発明HB
Tが完成する。尚、スペーサ層30には、深いエネルギー
順位を形成するドナーもしくはアクセプタ不純物を含ん
だ半絶縁性GaAsが用いられるが、この他に不純物をドー
プしてない眞性半導体から成るGaAsを用いても良い。こ
の材料は室温において108〔Ωcm〕程度の固有抵抗を呈
する半絶縁性として機能する。また、フッ化カルシウム
等のようにGaAsと格子整合し、エピタキシャル成長もで
きる絶縁材料を用いることも可能である。
ーミック接触性を示す金属、例えば、AuGe/Niから成る
エミッタ電極26をメサ形エミッタ層24の露出部を覆うよ
うに形成し、更に周知の方法で、マスク・パターン31お
よび外部ベース層27を部分的にエッチングして、外部ベ
ース層27および外部コレクタ層20上の所定領域をそれぞ
れ露出させ、ｎ型GaAsに対してオーミック接触性を示す
金属、例えば、AuGe/Niから成るコレクタ電極29および
ｐ型GaAsに対してオーミック接触性を示す金属、例え
ば、AuZn,AuCr,AuMn等から成るベース電極28をそれぞれ
形成することによって、第２図に示した構造の本発明HB
Tが完成する。尚、スペーサ層30には、深いエネルギー
順位を形成するドナーもしくはアクセプタ不純物を含ん
だ半絶縁性GaAsが用いられるが、この他に不純物をドー
プしてない眞性半導体から成るGaAsを用いても良い。こ
の材料は室温において108〔Ωcm〕程度の固有抵抗を呈
する半絶縁性として機能する。また、フッ化カルシウム
等のようにGaAsと格子整合し、エピタキシャル成長もで
きる絶縁材料を用いることも可能である。
第５図（ａ）〜（ｅ）は本発明ヘテロ接合バイポーラ
・トランジスタのその他の製造方法の一実施例を示す工
程順序図である。本実施例によれば、前実施例同様に第
２図の構造のHBTを得ることができる。まず第５図
（ａ）に示すように、GaAsから成る半絶縁性半導体基板
21上にドナー（例えばSi）をドープしたｎ型GaAsから成
る外部コレクタ層20,半絶縁性GaAsから成るスペーサ層3
0,およびアクセプタ（例えばBe）をドープしたｐ型GaAs
から成る外部ベース層27を、それぞれ0.5乃至1.0μm,0.
3乃至1.0μｍおよび0.1乃至0.5μｍの厚さに分子線エピ
タキシャル成長法、あるいは有機金属熱分解気相成長法
等を用いて順次成長させた後、シリコン酸化膜（SiO2）
またはシリコン窒化膜（Si3N4）等の絶縁体から成るマ
スク・パターン31を開口部が基板に対してほぼ垂直にな
るように形成する。つぎに第５図（ｂ）に示すように、
マスク・パターン31を介して外部ベース層27を選択的に
エッチングし底部の厚みが0.03乃至0.2μｍ程度残存す
るように開口する。ここで、外部ベース層27の開口部の
側壁面を覆うようにテーパー状の絶縁層25を形成する。
この外部ベース層27のエッチング方法およびテーパー状
絶縁層25の形成方法は、既に説明したと同様な方法で行
なう。ついで第５図（ｃ）に示すように、マスク・パタ
ーン31およびテーパー状絶縁層25をマスクとして基板21
の表面側から、例えば、Siイオンを注入し、熱処理によ
り活性化してスペーサ層30内にｎ型導電性を有する眞性
コレクタ層22を形成する。このときのイオン注入条件
は、例えば、スペーサ層30の厚みが0.5μｍであれば、S
iイオンをドーズ量２×1012cm-2、加速エネルギ280Kev
で注入し、800℃５秒間の熱処理を施こすことで充分で
ある。これによって約５×1016cm-3のキャリア濃度を有
するｎ型の眞性コレクタ層22を形成することができる。
ついで、マスク・パターン31およびテーパー状の絶縁層
25をマスクとして外部ベース層27の開口部の底面を選択
エッチング除去し下部のコレクタ層22の表面を露出させ
る。
・トランジスタのその他の製造方法の一実施例を示す工
程順序図である。本実施例によれば、前実施例同様に第
２図の構造のHBTを得ることができる。まず第５図
（ａ）に示すように、GaAsから成る半絶縁性半導体基板
21上にドナー（例えばSi）をドープしたｎ型GaAsから成
る外部コレクタ層20,半絶縁性GaAsから成るスペーサ層3
0,およびアクセプタ（例えばBe）をドープしたｐ型GaAs
から成る外部ベース層27を、それぞれ0.5乃至1.0μm,0.
3乃至1.0μｍおよび0.1乃至0.5μｍの厚さに分子線エピ
タキシャル成長法、あるいは有機金属熱分解気相成長法
等を用いて順次成長させた後、シリコン酸化膜（SiO2）
またはシリコン窒化膜（Si3N4）等の絶縁体から成るマ
スク・パターン31を開口部が基板に対してほぼ垂直にな
るように形成する。つぎに第５図（ｂ）に示すように、
マスク・パターン31を介して外部ベース層27を選択的に
エッチングし底部の厚みが0.03乃至0.2μｍ程度残存す
るように開口する。ここで、外部ベース層27の開口部の
側壁面を覆うようにテーパー状の絶縁層25を形成する。
この外部ベース層27のエッチング方法およびテーパー状
絶縁層25の形成方法は、既に説明したと同様な方法で行
なう。ついで第５図（ｃ）に示すように、マスク・パタ
ーン31およびテーパー状絶縁層25をマスクとして基板21
の表面側から、例えば、Siイオンを注入し、熱処理によ
り活性化してスペーサ層30内にｎ型導電性を有する眞性
コレクタ層22を形成する。このときのイオン注入条件
は、例えば、スペーサ層30の厚みが0.5μｍであれば、S
iイオンをドーズ量２×1012cm-2、加速エネルギ280Kev
で注入し、800℃５秒間の熱処理を施こすことで充分で
ある。これによって約５×1016cm-3のキャリア濃度を有
するｎ型の眞性コレクタ層22を形成することができる。
ついで、マスク・パターン31およびテーパー状の絶縁層
25をマスクとして外部ベース層27の開口部の底面を選択
エッチング除去し下部のコレクタ層22の表面を露出させ
る。
つぎに第５図（ｄ）に示すように、コレクタ層22の露
出面上にｐ型GaAsから成る眞性ベース層23を、ついでｎ
型AlGaAsから成るメサ形エミッタ層24を少くなくとも絶
縁層25の側壁が隠れるまでそれぞれエピタキシャル成長
せしめる。この眞性ベース層23およびメサ形エミッタ層
24のエピタキシャル成長には、有機金属熱分解気相成長
法に代表される選択性の高い成長法が適している。
出面上にｐ型GaAsから成る眞性ベース層23を、ついでｎ
型AlGaAsから成るメサ形エミッタ層24を少くなくとも絶
縁層25の側壁が隠れるまでそれぞれエピタキシャル成長
せしめる。この眞性ベース層23およびメサ形エミッタ層
24のエピタキシャル成長には、有機金属熱分解気相成長
法に代表される選択性の高い成長法が適している。
最後に第５図（ｅ）に示すように、前実施例で説明し
たと同様な方法でエミッタ電極26,ベース電極28および
コレクタ電極29をそれぞれ形成することによって、第２
図に示した構造の本発明HBTが完成する。
たと同様な方法でエミッタ電極26,ベース電極28および
コレクタ電極29をそれぞれ形成することによって、第２
図に示した構造の本発明HBTが完成する。
以上の説明では、外部ベース層17（または27）を全て
ｎ型GaAsの単一層で形成したが、マスク・パターン31を
用いてエッチング除去される領域をｐ型GaAs、残存させ
る領域をｐ型AlGaAsから成る２層構造としても良い。こ
のように２層構造にすると、CCl2F2及びHeの混合ガス雰
囲気の反応性イオンエッチングにより、選択的にｐ型Ga
As領域のみをエッチング除去することができる。従っ
て、テーパー状絶縁層15（または25）を形成すべき領域
および眞性ベース層13（または23）と外部ベース層17
（または27）との接触領域を正確に制御することが可能
となる。
ｎ型GaAsの単一層で形成したが、マスク・パターン31を
用いてエッチング除去される領域をｐ型GaAs、残存させ
る領域をｐ型AlGaAsから成る２層構造としても良い。こ
のように２層構造にすると、CCl2F2及びHeの混合ガス雰
囲気の反応性イオンエッチングにより、選択的にｐ型Ga
As領域のみをエッチング除去することができる。従っ
て、テーパー状絶縁層15（または25）を形成すべき領域
および眞性ベース層13（または23）と外部ベース層17
（または27）との接触領域を正確に制御することが可能
となる。
以上詳細に説明したように、本発明によれば、トラン
ジスタにおける眞性ベース層または眞性のベース層とコ
レクタ層がエミッタ層のメサ側壁に設けたテーパ状絶縁
層の壁縁でその位置および大きさがそれぞれ規定される
ので、ベース・エミッタ接合面積およびベース・コレク
タ接合面積がそれぞれ微細化される。従って、エミッタ
層とエミッタ電極の接触面積はベース・エミッタ接合面
積よりも広く形成することができ、エミッタ抵抗の増大
を呈することなく、すなわち、相互コンダクタンスgmを
低下させることなくベース・エミッタ容量CBEを大幅に
低減することができるので、電流利得遮断周波数fTを格
段に向上させることができる。また、ベース・コレクタ
接合容量CBEも低減され、更に外部ベース層の厚膜化お
よび外部ベース層と外部コレクタ層間へのスペーサ層の
挿入によってベース抵抗RB,外部ベース領域のベース・
コレクタ寄生容量Cbcも著しく低減することができ、最
大発振周波数ｆmaxの上限値を大幅に伸長せしめ得るの
で、HBT高速・高周波特性の向上に極めて顕著な効果を
あげることが可能である。
ジスタにおける眞性ベース層または眞性のベース層とコ
レクタ層がエミッタ層のメサ側壁に設けたテーパ状絶縁
層の壁縁でその位置および大きさがそれぞれ規定される
ので、ベース・エミッタ接合面積およびベース・コレク
タ接合面積がそれぞれ微細化される。従って、エミッタ
層とエミッタ電極の接触面積はベース・エミッタ接合面
積よりも広く形成することができ、エミッタ抵抗の増大
を呈することなく、すなわち、相互コンダクタンスgmを
低下させることなくベース・エミッタ容量CBEを大幅に
低減することができるので、電流利得遮断周波数fTを格
段に向上させることができる。また、ベース・コレクタ
接合容量CBEも低減され、更に外部ベース層の厚膜化お
よび外部ベース層と外部コレクタ層間へのスペーサ層の
挿入によってベース抵抗RB,外部ベース領域のベース・
コレクタ寄生容量Cbcも著しく低減することができ、最
大発振周波数ｆmaxの上限値を大幅に伸長せしめ得るの
で、HBT高速・高周波特性の向上に極めて顕著な効果を
あげることが可能である。
また、本発明の製造方法によれば、通常のプロセス技
術により本発明のHBTを製造し提供し得るので、その信
頼性の向上に大きな効果を奏し得る。
術により本発明のHBTを製造し提供し得るので、その信
頼性の向上に大きな効果を奏し得る。
第１図は本発明の一実施例を示すnpn型AlGaAs/GaAsヘテ
ロ接合バイポーラ・トランジスタのチップ断面図、第２
図は本発明の他の実施例を示すnpn型AlGaAs/GaAsヘテロ
接合バイポーラ・トランジスタのチップ断面図、第３図
（ａ）〜（ｅ）は発明ヘテロ接合バイポーラ・トランジ
スタの製造方法の一実施例を示す工程順序図、第４図
（ａ）〜（ｅ）は本発明ヘテロ接合バイポーラ・トラン
イスタの他の製造方法の一実施例を示す工程順序図、第
５図（ａ）〜（ｅ）は本発明ヘテロ接合バイポーラ・ト
ランジスタのその他の製造方法の一実施例を示す工程順
序図、第６図は従来のnpn型AlGaAs/GaAsヘテロ接合バイ
ポーラ・トランジスタの構造を示すチップ断面図であ
る。 11,21……GaAs半絶縁性半導体基板、12……コレクタ層
（ｎ−GaAs）、13,23……眞性ベース層、14,24……メサ
形エミッタ層（ｎ−AlGaAs）、15,25……テーパー状絶
縁層、16,26……エミッタ電極、17,27……外部ベース
層、18,28……ベース電極、19,29……コレクタ電極、30
……スペーサ層（半絶縁性GaAs）、31……マスク・パタ
ーン（SiO2）。
ロ接合バイポーラ・トランジスタのチップ断面図、第２
図は本発明の他の実施例を示すnpn型AlGaAs/GaAsヘテロ
接合バイポーラ・トランジスタのチップ断面図、第３図
（ａ）〜（ｅ）は発明ヘテロ接合バイポーラ・トランジ
スタの製造方法の一実施例を示す工程順序図、第４図
（ａ）〜（ｅ）は本発明ヘテロ接合バイポーラ・トラン
イスタの他の製造方法の一実施例を示す工程順序図、第
５図（ａ）〜（ｅ）は本発明ヘテロ接合バイポーラ・ト
ランジスタのその他の製造方法の一実施例を示す工程順
序図、第６図は従来のnpn型AlGaAs/GaAsヘテロ接合バイ
ポーラ・トランジスタの構造を示すチップ断面図であ
る。 11,21……GaAs半絶縁性半導体基板、12……コレクタ層
（ｎ−GaAs）、13,23……眞性ベース層、14,24……メサ
形エミッタ層（ｎ−AlGaAs）、15,25……テーパー状絶
縁層、16,26……エミッタ電極、17,27……外部ベース
層、18,28……ベース電極、19,29……コレクタ電極、30
……スペーサ層（半絶縁性GaAs）、31……マスク・パタ
ーン（SiO2）。
Claims (5)
- 【請求項１】半絶縁性半導体基板と、前記基板上に形成
されるコレクタ層と、前記コレクタ層上に積層される厚
膜部及び薄膜部でなる外部ベース層と、メサ側壁に前記
ベース層の薄膜部に向かって膜厚を順次増大させるテー
パー状絶縁層を備えると共に前記外部ベース層の厚膜部
と薄膜部との段差部に埋込まれるように形成されるメサ
形エミッタ層と、前記薄膜部の前記テーパー状絶縁層の
縁端が取囲む領域に形成される真性ベース層と、前記メ
サ形エミッタ層，外部ベース層の厚膜部およびコレクタ
層の上面にそれぞれ設けられるエミッタ電極，ベース電
極およびコレクタ電極とを含み、前記メサ形エミッタ層
と外部ベース層の厚膜部とが前記テーパー状絶縁層によ
り分離されていることを特徴とするエテロ接合バイポー
ラ・トランジスタ。 - 【請求項２】半絶縁性半導体基板上にコレクタ層および
厚膜の外部ベース層を順次エピタキシャル成長する工程
と、前記厚膜の外部ベース層上に所定の深さの溝部を形
成する選択的エッチング工程と、前記外部ベース層の溝
部内の側壁面にベース層に向かって順次膜厚を増大する
テーパー状絶縁層を選択形成する工程と、前記テーパー
状絶縁層のパターンをマスクとして前記溝部底面の外部
ベース層を下部のコレクタ層が露出するまで除去する外
部ベース層の選択的エッチング工程と、前記溝部内のコ
レクタ層の露出面上に真性ベース層を形成する選択的エ
ピタキシャル成長工程と、前記テーパー状の絶縁層の側
壁面に沿ってエミッタ層を選択的にエピタキシャル成長
する前記真性ベース層へのメサ形エミッタ層の形成工程
と、前記メサ形エミッタ層、外部ベース層およびコレク
タ層の上表面上にそれぞれエミッタ電極，ベース電極お
よびコレクタ電極を形成する引出電極形成工程とを含む
ことを特徴とするヘテロ接合バイポーラ・トランジスタ
の製造方法。 - 【請求項３】半絶縁性半導体基板と、前記基板上に形成
される外部コレクタ層と、前記外部コレクタ層上に順次
積層形成される半絶縁性材料または絶縁材料から成るス
ペーサ層および厚膜の外部ベース層と、メサ側壁に前記
ベース層に向かって膜厚を順次増大させるテーパー状絶
縁層を備えると共に前記厚膜の外部ベース層内に埋込ま
れるように形成されるメサ形エミッタ層と、前記メサ形
エミッタ層のテーパー状絶縁層の縁端が取囲む外部ベー
ス層およびスペーサ層の面内にそれぞれ形成される眞性
ベース層および眞性コレクタ層と、前記メサ形エミッタ
層，外部ベース層および外部コレクタ層の上面にそれぞ
れ設けられるエミッタ電極，ベース電極およびコレクタ
電極とを含むことを特徴とするヘテロ接合バイポーラ・
トランジスタ。 - 【請求項４】半絶縁性半導体基板上に外部コレクタ層，
半絶縁性半導体材料または絶縁材料からなるスペーサ層
および厚膜の外部ベース層を順次エピタキシャル成長す
る工程と、前記外部ベース層上に所定の深さの溝部を形
成する選択的エッチング工程と、前記外部ベース層の溝
部内に側壁面にベース層に向かって順次膜厚を増大する
テーパー状絶縁層を選択形成する工程と、前記テーパー
状絶縁層パターンをマスクとして前記溝部底面の外部ベ
ース層およびスペーサ層を下部のコレクタ層が露出する
まで除去する外部ベース層およびスペーサ層の選択的エ
ッチング工程と、前記溝部内の外部コレクタ層の露出面
上に真性コレクタ層および真性ベース層を順次形成する
選択的エピタキシャル成長工程と、前記テーパー状の絶
縁層の側壁面に沿ってエミッタ層を選択的にエピタキシ
ャル成長する前記真性ベース層上へのメサ形エミッタ層
の形成工程と、前記メサ形エミッタ層，外部ベース層お
よび外部コレクタ層の上表面にそれぞれエミッタ電極，
ベース電極およびコレクタ電極を形成する引出電極形成
工程とを含むことを特徴とするヘテロ接合バイポーラ・
トランジスタの製造方法。 - 【請求項５】前記テーパー状絶縁層のパターンをマスク
として前記溝部底面の外部ベース層を下部のスペーサ層
が露出するまで除去する外部ベース層の選択的エッチン
グ工程と、前記溝部内のスペーサー層の露出面上に前記
テーパー状絶縁層のパターンをマスクとして不純物をイ
オン注入する真性コレクタ層のイオン注入による形成工
程と、前記真性コレクタ層上に真性ベース層を形成する
選択的エピタキシャル成長工程とを含むことを特徴とす
る請求項（４）記載のヘテロ接合バイポーラ・トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63060895A JP2526626B2 (ja) | 1988-03-14 | 1988-03-14 | ヘテロ接合バイポ―ラ・トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63060895A JP2526626B2 (ja) | 1988-03-14 | 1988-03-14 | ヘテロ接合バイポ―ラ・トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01233767A JPH01233767A (ja) | 1989-09-19 |
| JP2526626B2 true JP2526626B2 (ja) | 1996-08-21 |
Family
ID=13155548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63060895A Expired - Lifetime JP2526626B2 (ja) | 1988-03-14 | 1988-03-14 | ヘテロ接合バイポ―ラ・トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2526626B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667724B1 (fr) * | 1990-10-09 | 1992-11-27 | Thomson Csf | Procede de realisation des metallisations d'electrodes d'un transistor. |
| JPH0793315B2 (ja) * | 1992-11-27 | 1995-10-09 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR20040038511A (ko) * | 2002-11-01 | 2004-05-08 | 한국전자통신연구원 | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797589B2 (ja) * | 1986-06-26 | 1995-10-18 | ソニー株式会社 | ヘテロ接合型バイポ−ラトランジスタの製造方法 |
-
1988
- 1988-03-14 JP JP63060895A patent/JP2526626B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01233767A (ja) | 1989-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683487A (en) | Heterojunction bipolar transistor | |
| US5298438A (en) | Method of reducing extrinsic base-collector capacitance in bipolar transistors | |
| JP2002252230A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP2003518776A (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| JPH11186280A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2526626B2 (ja) | ヘテロ接合バイポ―ラ・トランジスタおよびその製造方法 | |
| JPH06302610A (ja) | 高利得ｍｉｓトランジスタ | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| EP0305121B1 (en) | Heterojunction bipolar transistor | |
| US5365089A (en) | Double heterojunction bipolar transistor and the method of manufacture therefor | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2770586B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH08195401A (ja) | 半導体装置及びその製造方法 | |
| JP2000058555A (ja) | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0618206B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0620075B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |