JPS6343370A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS6343370A JPS6343370A JP18712986A JP18712986A JPS6343370A JP S6343370 A JPS6343370 A JP S6343370A JP 18712986 A JP18712986 A JP 18712986A JP 18712986 A JP18712986 A JP 18712986A JP S6343370 A JPS6343370 A JP S6343370A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- base
- conductivity type
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 239000007791 liquid phase Substances 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置およびその製造方法に関し、特に半
導体集積回路に用いられるバイポーラトランジスタとそ
の製造方法に関するものが要求される０ 従来の技術 ヘテロバイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎ−
ｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ
： ＨＢ Ｔ以下ＨＢＴと略す）は、シリコン バイポ
ーラトランジスタにとって゛かわる超高速論理素子とし
て注目され最近特に活発に研究開発が行なわれている。
導体集積回路に用いられるバイポーラトランジスタとそ
の製造方法に関するものが要求される０ 従来の技術 ヘテロバイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎ−
ｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ
： ＨＢ Ｔ以下ＨＢＴと略す）は、シリコン バイポ
ーラトランジスタにとって゛かわる超高速論理素子とし
て注目され最近特に活発に研究開発が行なわれている。
ＨＢＴはワイドバンドギャップエミッタ構造によりベー
ース濃度を犬きくしても注入効率を１に近づけることが
できる。従って、ベース濃度を大きくしてペース抵抗を
小さくシトランジスタの高速動作ヲ８易にすることがで
きる。また、化合物半導体特有の高い移動度によりベー
ス走行時間が小さくなり高速動作が期待できる０ 第７図に従来のＩｎＰ系を用いたＨＢＴの一例を示す。
ース濃度を犬きくしても注入効率を１に近づけることが
できる。従って、ベース濃度を大きくしてペース抵抗を
小さくシトランジスタの高速動作ヲ８易にすることがで
きる。また、化合物半導体特有の高い移動度によりベー
ス走行時間が小さくなり高速動作が期待できる０ 第７図に従来のＩｎＰ系を用いたＨＢＴの一例を示す。
バンドギャップの大きいＩｎＰをエミツタ層に、バンド
ギャップの小さいＩｎＧａＡｓＰをベース層に用するこ
とによりＨＢＴを構成している。
ギャップの小さいＩｎＧａＡｓＰをベース層に用するこ
とによりＨＢＴを構成している。
発明が解決しようとする問題点
このＨＢＴは、先に述べたような特徴を有しているにも
かかわらず以下のような欠点があった〇（１）ｐ型Ｉｎ
ＧａＡｓＰ層２３ベース層とｎ型ＩｎＰ層２２コレクタ
層の接合面積が大きく、そのためＣＢｃ（コレクタ・ベ
ース容、ｆＪ１）が大きくなってトランジスタの高速動
作を制限する。
かかわらず以下のような欠点があった〇（１）ｐ型Ｉｎ
ＧａＡｓＰ層２３ベース層とｎ型ＩｎＰ層２２コレクタ
層の接合面積が大きく、そのためＣＢｃ（コレクタ・ベ
ース容、ｆＪ１）が大きくなってトランジスタの高速動
作を制限する。
（２）逆）ランジスタとして用いた場合、ベース・エミ
ッタ接合面、漬に比べ、ベース・コレクタ接合面積が小
さくよってコレクタの捕獲効率が低くなって電流増幅率
を大きくできない。
ッタ接合面、漬に比べ、ベース・コレクタ接合面積が小
さくよってコレクタの捕獲効率が低くなって電流増幅率
を大きくできない。
本発明は従来のＨＢＴで問題となっていた、（１）ＣＢ
ｃが大きくこれにより高速動作が制限される、（２）逆
トランジスタの電流増幅率が小さい、という点を解決す
るものである。
ｃが大きくこれにより高速動作が制限される、（２）逆
トランジスタの電流増幅率が小さい、という点を解決す
るものである。
問題点を解決するための手段
本発明は、半絶縁性半導体基板上に一導電型の第１の層
、第１の層と逆導電型の第２の層、第２の層と逆導電型
の第３の層を順次積層し、積層表面あるいは第３の層が
選択的に除去された第２の層の表面から第２の層と同一
導電型の不純物を基板に達するまで拡散して第１の領域
を形成し、第２、第３の層を選択的にエツチング除去し
て第１の層を露出させ、第１．第３の層及び第１の領域
にオーミック電極を形成することによりＨＢＴを構成す
るものである。
、第１の層と逆導電型の第２の層、第２の層と逆導電型
の第３の層を順次積層し、積層表面あるいは第３の層が
選択的に除去された第２の層の表面から第２の層と同一
導電型の不純物を基板に達するまで拡散して第１の領域
を形成し、第２、第３の層を選択的にエツチング除去し
て第１の層を露出させ、第１．第３の層及び第１の領域
にオーミック電極を形成することによりＨＢＴを構成す
るものである。
作 用
本発明は、グラフトベースとなるｐ型不純物拡散を半絶
縁性基板に達するまで行なうことによりベース・コレク
タ接合面積を減少させＣＢｃを小さくし、それにより高
速動作を可能とする。同時に、逆トランジスタとして用
いた場合にベース・エミッタ接合面積とベース・コレク
タ接合面積の差を小さくして電流増幅率を犬きくするも
のである。
縁性基板に達するまで行なうことによりベース・コレク
タ接合面積を減少させＣＢｃを小さくし、それにより高
速動作を可能とする。同時に、逆トランジスタとして用
いた場合にベース・エミッタ接合面積とベース・コレク
タ接合面積の差を小さくして電流増幅率を犬きくするも
のである。
実施例
本発明の第１の実施例を図面を用いて説明する０本実施
例は、ＩｎＰ系のＨＢＴについて記述する０第１図ａ、
ｔ）は、第１の実施例によるＩｎＰ系ＨＢＴの上面図と
断面構造１図である。断面構造図は、上面図におけるＡ
−ＡＩ線に沿った断面を示している０以下、第２〜第
６図を参照して本実施例の製造方法について述べる。ま
ず、半絶縁性ＩｎＰ基板１上に、ｎ型ＩｎＰ層２（コレ
クタ層）ｙｐ型ＩｎＧａＡｓＰ層３（ベース層）、ｎ型
ＩｎＰ層４（エミツタ層）を順次、液相エビタキ／ヤル
成長法を用いて成長する。成長後の断面を第２図に示す
。次に、通常のフォトリングラフィ工程及びエツチング
工程を用いて選択的にｎ型ＩｎＰ、Ｑ４ 、 Ｐ型Ｉｎ
ＧａＡｓＰ層３を除去する。これはＩｎＰとＩｎＧａＡ
ｓＰの選択エツチング液（例えば、ＩｎＰにはＨＣｌ系
、 ＩｎＧａＡｓＰでばＨ２ＳＯ４系）を用いて容易に
行なえる。除去後の断面と第３図に示す。次に、通常の
絶縁膜工程、フォ） ＩＪソゲラフイエ程及び拡散工程
によりｐ型不純物（例えばＺｎ、Ｃｄ等）を選択的に拡
散する。拡散は、ｎ型ＩｎＰ層４の表面からｐ型ＩｎＧ
ａＡｓＰ層３．ｎ型ＩｎＰ層２を突き抜けて半絶縁性Ｉ
ｎＰ基板１に達するまで行ない、第４図に示すようにｐ
型不純物拡散層８を形成する。その後、通常のフォトリ
ングラフィ工程及びエツチング工程により選択的にｎ型
ＩｎＰ層２を除去する。その様子を第５図に示す。最後
にｎ型ＩｎＰ層２（コレクタ層）とｎ型ＩｎＰ層４（エ
ミツタ層）及びｐ型不純物拡散層８にそれぞれ、ｎ型オ
ーミックコンタクト金属（例えばＡｕ／Ｓｎ）、ｐ型オ
ーミックコンタクト金属（例えばＡｕ／Ｚｎ） を蒸
着し、電極を形成して第１図に示した素子が完成する。
例は、ＩｎＰ系のＨＢＴについて記述する０第１図ａ、
ｔ）は、第１の実施例によるＩｎＰ系ＨＢＴの上面図と
断面構造１図である。断面構造図は、上面図におけるＡ
−ＡＩ線に沿った断面を示している０以下、第２〜第
６図を参照して本実施例の製造方法について述べる。ま
ず、半絶縁性ＩｎＰ基板１上に、ｎ型ＩｎＰ層２（コレ
クタ層）ｙｐ型ＩｎＧａＡｓＰ層３（ベース層）、ｎ型
ＩｎＰ層４（エミツタ層）を順次、液相エビタキ／ヤル
成長法を用いて成長する。成長後の断面を第２図に示す
。次に、通常のフォトリングラフィ工程及びエツチング
工程を用いて選択的にｎ型ＩｎＰ、Ｑ４ 、 Ｐ型Ｉｎ
ＧａＡｓＰ層３を除去する。これはＩｎＰとＩｎＧａＡ
ｓＰの選択エツチング液（例えば、ＩｎＰにはＨＣｌ系
、 ＩｎＧａＡｓＰでばＨ２ＳＯ４系）を用いて容易に
行なえる。除去後の断面と第３図に示す。次に、通常の
絶縁膜工程、フォ） ＩＪソゲラフイエ程及び拡散工程
によりｐ型不純物（例えばＺｎ、Ｃｄ等）を選択的に拡
散する。拡散は、ｎ型ＩｎＰ層４の表面からｐ型ＩｎＧ
ａＡｓＰ層３．ｎ型ＩｎＰ層２を突き抜けて半絶縁性Ｉ
ｎＰ基板１に達するまで行ない、第４図に示すようにｐ
型不純物拡散層８を形成する。その後、通常のフォトリ
ングラフィ工程及びエツチング工程により選択的にｎ型
ＩｎＰ層２を除去する。その様子を第５図に示す。最後
にｎ型ＩｎＰ層２（コレクタ層）とｎ型ＩｎＰ層４（エ
ミツタ層）及びｐ型不純物拡散層８にそれぞれ、ｎ型オ
ーミックコンタクト金属（例えばＡｕ／Ｓｎ）、ｐ型オ
ーミックコンタクト金属（例えばＡｕ／Ｚｎ） を蒸
着し、電極を形成して第１図に示した素子が完成する。
ｎ型ＩｎＰ層２をコレクタ５．ｐ型ＩｎＧａＡｓＰ層３
をベース６、ｎ型ＩｎＰ層４をエミッタ７としてＨＢＴ
を構成している。
をベース６、ｎ型ＩｎＰ層４をエミッタ７としてＨＢＴ
を構成している。
本実施例のＨＢＴのベース・コレクタ接合面積を従来例
と比べると、同じセルサイズで比較した場合、およそ３
分の１程度になる。これは、ベース抵抗を小さくするた
めにｐ型不純物拡散層の面積をある程度大きくしておく
必要があり、そのため従来のＨＢＴではベース・コレク
タ接合面積が大きくなっていた。それに対し本発明では
ｐ型不純物拡散を半絶縁性基板に達するまで行っている
ので、実質的にｐ型不純物拡散層直下のベース・コレク
タ接合が存在せず、従って従来に比べべ一ス・コレクタ
接合面積を大幅に小さくできるもの゛である。よってＣ
Ｂｃも小さくなるので高速化が可能になる。また、本発
明によるＨＢＴではｐ型不純物拡散層の面積を大きくし
てもベース・コレクタ接合面積は変化しないので、ｐ型
不純物拡散層の面積を十分大きくしてベース抵抗をかな
り小さくすることも可能である。さらに、ｐ型不純物拡
散層直下のベース・コレクタ接合が実質的に存在しない
ことがらＨＢＴを逆トランジスタとして用いる場合、従
来に比ベベース・エミッタ接合面積とベース・コレクタ
接合面積の差が小さいのでコレクタの電子捕獲効率が大
きくなり電流増幅率を大きくすることができる。本実施
例の場合、逆トランジスタとして用いた場合でもワイド
バンドギャップ効果をでより濃度に関係なくほぼ順方向
のトランジスタと同程度の電流増幅率を得ることができ
るものである。
と比べると、同じセルサイズで比較した場合、およそ３
分の１程度になる。これは、ベース抵抗を小さくするた
めにｐ型不純物拡散層の面積をある程度大きくしておく
必要があり、そのため従来のＨＢＴではベース・コレク
タ接合面積が大きくなっていた。それに対し本発明では
ｐ型不純物拡散を半絶縁性基板に達するまで行っている
ので、実質的にｐ型不純物拡散層直下のベース・コレク
タ接合が存在せず、従って従来に比べべ一ス・コレクタ
接合面積を大幅に小さくできるもの゛である。よってＣ
Ｂｃも小さくなるので高速化が可能になる。また、本発
明によるＨＢＴではｐ型不純物拡散層の面積を大きくし
てもベース・コレクタ接合面積は変化しないので、ｐ型
不純物拡散層の面積を十分大きくしてベース抵抗をかな
り小さくすることも可能である。さらに、ｐ型不純物拡
散層直下のベース・コレクタ接合が実質的に存在しない
ことがらＨＢＴを逆トランジスタとして用いる場合、従
来に比ベベース・エミッタ接合面積とベース・コレクタ
接合面積の差が小さいのでコレクタの電子捕獲効率が大
きくなり電流増幅率を大きくすることができる。本実施
例の場合、逆トランジスタとして用いた場合でもワイド
バンドギャップ効果をでより濃度に関係なくほぼ順方向
のトランジスタと同程度の電流増幅率を得ることができ
るものである。
第６図に第２の実施例を示す。第１の実施例と異なる部
分はｐ型の不純物拡散をｐ型Ｉ ｎ Ｇ ａ Ａ ｓ
Ｐ層３３の表面より行なう点である。よってｎ型ＩｎＰ
層３４を選択的にエツチング除去する工程が一工程増え
るという欠点があるが拡散深さが第１の実施例に比べ浅
くてよいため制御しやすいという利点がある。他の工程
は第１の実施例と全く同様に行うことができ、かつ同様
の効果を得ることができる。
分はｐ型の不純物拡散をｐ型Ｉ ｎ Ｇ ａ Ａ ｓ
Ｐ層３３の表面より行なう点である。よってｎ型ＩｎＰ
層３４を選択的にエツチング除去する工程が一工程増え
るという欠点があるが拡散深さが第１の実施例に比べ浅
くてよいため制御しやすいという利点がある。他の工程
は第１の実施例と全く同様に行うことができ、かつ同様
の効果を得ることができる。
なお、第１．第２の実施例ともＩｎＰ系材料を例にした
がＧａＡｓ系など他の化合物半導体材料についても同様
な効果が期待できる。
がＧａＡｓ系など他の化合物半導体材料についても同様
な効果が期待できる。
発明の効果
本発明による半導体装置では、ｐ型不純物拡散層の面積
はベース・コレクタ接合面積に寄与しないので従来に比
ベベース・コレクタ接合面積を大幅に小さくすることが
でき、従ってＣＢｃも小さくなり高速動作を可能にする
。また、ｐ型不純物拡散層の面積を大きくしてベース抵
抗を小さくし高速動作を容易にすることもできる。さら
に逆トランジスタとして用いた場合でも、従来に比べ大
幅にコレクタの捕獲効率を大きくすることができ、従っ
て逆トランジスタの電流増幅率を大幅に改善することが
できる。
はベース・コレクタ接合面積に寄与しないので従来に比
ベベース・コレクタ接合面積を大幅に小さくすることが
でき、従ってＣＢｃも小さくなり高速動作を可能にする
。また、ｐ型不純物拡散層の面積を大きくしてベース抵
抗を小さくし高速動作を容易にすることもできる。さら
に逆トランジスタとして用いた場合でも、従来に比べ大
幅にコレクタの捕獲効率を大きくすることができ、従っ
て逆トランジスタの電流増幅率を大幅に改善することが
できる。
第１図ａは本発明の第１の実施例におけるＨＢＴの平面
図、第１図すは同図ａのＡ−Ａ’線断面図、第２図〜第
５図は同ＨＢＴの製造方法を説明する断面図、第６図ａ
は同第２の実施例におけるＨＢＴの平面図、第６図すは
同図ａのＢ −Ｂ’線断面図、第７図ａは従来のＨＢＴ
の平面図、第７図すは同図ａのＣ−Ｃ’線断面図である
。 １・・・・・・半絶縁性ＩｎＰ基板、２・・・・・・ｎ
ｍ１ｎＰ層、３−−−−−− ｐ型ＩｎＧａＡｓＰ層、
４−＝ −＝ Ｉｌｌ型ＩｎＰ層、８・・・・・・ｐ型
不純物拡散層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名イ・
−−−１！千色豫ｔＸ本王Ｉｎｋ、基ぶ更２．４−−−
ｎｑ ｙ。？漫 ３−−− Ｐ 党１ｎＧｒｔＡｓ Ｆ ４５−−−ゴム
クタ 第２図 １−Ｈｔ！−ｆｆｉ”ａ４ｉＬと１販３
−？ ｑ Ｉｒｌ ＧＩＬｒｅ ３１’／％第４図
８−Ｐグモ紘藺；数４’ｆ−−−Ｊｇ 仁Ｑよ＝
ＩｎＦ）Ｊ￥ｕ、２２、ｚ４−ｎ ￥１ｈ ＦＡ： ２３−−− ？ ’ｔｉ Ｚｎ’ｒｏ−；ＳＰ％第
７ 図 ２５−
−−コし７ｇり６−−−４゛−ス ２７・−こ乏Ｉり
図、第１図すは同図ａのＡ−Ａ’線断面図、第２図〜第
５図は同ＨＢＴの製造方法を説明する断面図、第６図ａ
は同第２の実施例におけるＨＢＴの平面図、第６図すは
同図ａのＢ −Ｂ’線断面図、第７図ａは従来のＨＢＴ
の平面図、第７図すは同図ａのＣ−Ｃ’線断面図である
。 １・・・・・・半絶縁性ＩｎＰ基板、２・・・・・・ｎ
ｍ１ｎＰ層、３−−−−−− ｐ型ＩｎＧａＡｓＰ層、
４−＝ −＝ Ｉｌｌ型ＩｎＰ層、８・・・・・・ｐ型
不純物拡散層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名イ・
−−−１！千色豫ｔＸ本王Ｉｎｋ、基ぶ更２．４−−−
ｎｑ ｙ。？漫 ３−−− Ｐ 党１ｎＧｒｔＡｓ Ｆ ４５−−−ゴム
クタ 第２図 １−Ｈｔ！−ｆｆｉ”ａ４ｉＬと１販３
−？ ｑ Ｉｒｌ ＧＩＬｒｅ ３１’／％第４図
８−Ｐグモ紘藺；数４’ｆ−−−Ｊｇ 仁Ｑよ＝
ＩｎＦ）Ｊ￥ｕ、２２、ｚ４−ｎ ￥１ｈ ＦＡ： ２３−−− ？ ’ｔｉ Ｚｎ’ｒｏ−；ＳＰ％第
７ 図 ２５−
−−コし７ｇり６−−−４゛−ス ２７・−こ乏Ｉり
Claims (3)
- （１）半絶縁性半導体基板上に、一導電型の第１の層、
前記第１の層と逆導電型の第２の層、前記第２の層と逆
導電型の第３の層が順次形成された積層構造において、
前記第２の層と同一導電型の第１の領域が前記第３の層
の表面あるいは前記第３の層が選択的に除去された前記
第２の層の表面から前記基板まで延びてなる半導体装置
。 - （２）第２の層の禁制帯幅が第１の層より小さい特許請
求の範囲第１項記載の半導体装置。 - （３）半絶縁性半導体基板上に一導電型の第１の層前記
第１の層と逆導電型の第２の層、前記第２の層と逆導型
の第３の層を順次積層する工程と、前記第２の層と同一
導電型の不純物を前記第３の層の表面あるいは前記第３
の層が選択的に除去された前記第２の層の表面から前記
基板まで選択的に拡散し第１の領域を形成する工程と、
前記第３、第２の層を選択的にエッチング除去し前記第
１の層の表面を露出させる工程と、前記第１、第３の層
及び前記第１の領域にオーミック電極を形成する工程と
を備えてなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18712986A JPS6343370A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18712986A JPS6343370A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6343370A true JPS6343370A (ja) | 1988-02-24 |
Family
ID=16200626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18712986A Pending JPS6343370A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6343370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4927773A (en) * | 1989-06-05 | 1990-05-22 | Santa Barbara Research Center | Method of minimizing implant-related damage to a group II-VI semiconductor material |
-
1986
- 1986-08-08 JP JP18712986A patent/JPS6343370A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4927773A (en) * | 1989-06-05 | 1990-05-22 | Santa Barbara Research Center | Method of minimizing implant-related damage to a group II-VI semiconductor material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| US3500141A (en) | Transistor structure | |
| JPS6343370A (ja) | 半導体装置およびその製造方法 | |
| JPH02248052A (ja) | マルチ層ベース・ヘテロ結合バイポーラ・トランジスタ | |
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS63122171A (ja) | 半導体装置およびその製造方法 | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JP2580281B2 (ja) | バイポーラトランジスタ素子 | |
| JPH04130733A (ja) | 半導体装置 | |
| JPH0575169B2 (ja) | ||
| JPS63318774A (ja) | 半導体装置 | |
| JPS63188968A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS61189666A (ja) | 接合形トランジスタおよびその製造方法 | |
| JPS62293666A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6318674A (ja) | 化合物半導体装置 | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0453108B2 (ja) | ||
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0453110B2 (ja) | ||
| JPS62219655A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06291135A (ja) | ヘテロ接合バイポ―ラトランジスタの製造方法 | |
| JPS63120459A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0878434A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 |