JPH06291135A - ヘテロ接合バイポ―ラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポ―ラトランジスタの製造方法Info
- Publication number
- JPH06291135A JPH06291135A JP7937793A JP7937793A JPH06291135A JP H06291135 A JPH06291135 A JP H06291135A JP 7937793 A JP7937793 A JP 7937793A JP 7937793 A JP7937793 A JP 7937793A JP H06291135 A JPH06291135 A JP H06291135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- contact
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半絶縁性基板上に予めエミッタコンタクトと
なる高濃度層をパターン化して形成し、その後極薄ベー
スを含んだコレクタ層の再成長を行うことにより、コレ
クタトップ構造で外部容量の少ないＨＢＴを提供する。 【構成】 半絶縁性ＧａＡｓ基板上にエミッタコンタク
トをパターン化して形成し、それに接続する部分を除い
てマスキングを施し、基板上にエミッタ層３ａ、ベース
層４ａ、コレクタ層５ａ及びコレクタコンタクト層６ａ
を順次形成する。次に層６ａ上のコレクタ電極Ｃを形成
すべき箇所にマスクキングを施し、層６ａをエッチング
により除去して層５ａを露出させ、該層上のエミッタ付
近に層４ａに達する拡散層を形成し、ベースコンタクト
を形成する。次で、層２ａの電極を形成すべき位置の５
ａ，４ａ，３ａの各層及び前記マスキング部を除去して
２ａを露出させる。
なる高濃度層をパターン化して形成し、その後極薄ベー
スを含んだコレクタ層の再成長を行うことにより、コレ
クタトップ構造で外部容量の少ないＨＢＴを提供する。 【構成】 半絶縁性ＧａＡｓ基板上にエミッタコンタク
トをパターン化して形成し、それに接続する部分を除い
てマスキングを施し、基板上にエミッタ層３ａ、ベース
層４ａ、コレクタ層５ａ及びコレクタコンタクト層６ａ
を順次形成する。次に層６ａ上のコレクタ電極Ｃを形成
すべき箇所にマスクキングを施し、層６ａをエッチング
により除去して層５ａを露出させ、該層上のエミッタ付
近に層４ａに達する拡散層を形成し、ベースコンタクト
を形成する。次で、層２ａの電極を形成すべき位置の５
ａ，４ａ，３ａの各層及び前記マスキング部を除去して
２ａを露出させる。
Description
【０００１】
【産業上の利用分野】本発明は，ヘテロ接合バイポ―ラ
トランジスタ（以下，ＨＢＴという）に関し，さらに詳
しくは外部ベース・コレクタ容量の減少をはかったＨＢ
Ｔに関する。
トランジスタ（以下，ＨＢＴという）に関し，さらに詳
しくは外部ベース・コレクタ容量の減少をはかったＨＢ
Ｔに関する。
【０００２】
【従来の技術】図７は従来のＨＢＴの断面構成図を示す
ものである。このような従来のＨＢＴの製作工程の概略
を説明する。半絶縁性ＧａＡｓ基板１上にエミッタコン
タクト層となるｎ+ ＧａＡｓ層２，エミッタ層となるＮ
−ＡｌＧａＡｓ層３，ベース層となるｐ+ＧａＡｓ層
４，コレクタとなるｎ−ＧａＡｓ層５，およびコレクタ
コンタクトとなるｎ+ＧａＡｓ層６を順次連続成長によ
り積層する。
ものである。このような従来のＨＢＴの製作工程の概略
を説明する。半絶縁性ＧａＡｓ基板１上にエミッタコン
タクト層となるｎ+ ＧａＡｓ層２，エミッタ層となるＮ
−ＡｌＧａＡｓ層３，ベース層となるｐ+ＧａＡｓ層
４，コレクタとなるｎ−ＧａＡｓ層５，およびコレクタ
コンタクトとなるｎ+ＧａＡｓ層６を順次連続成長によ
り積層する。
【０００３】そしてコレクタコンタクト６となる部分に
マスクを形成してそれ以外の部分をコレクタ５となるｎ
−ＧａＡｓ層が露出するまでエッチングを行う。次にベ
ースコンタクト部を形成するためにイオン注入や拡散等
の手段を用いて露出した部分にベース層を越えるまでｐ
形ドーパントを混入させる。次にそのコレクタコンタク
ト６およびそれを囲むベースコンタクトとなる部分にマ
スクを形成してそれ以外の部分をエミッタコンタクト２
付近までエミッタ層のエッチングを行う。引き続き素子
分離のためデバイス（機能素子）となる部分にマスクを
施し，それ以外の部分を基板までエッチングする。次に
これら素子を含む基板全体に保護膜を形成しエミッタ電
極を形成すべき箇所に穴を開けてその穴を介してエッチ
ングを行いエミッタコンタクト（ｎ+ＧａＡｓ層２）を
露出させてエミッタ電極を形成する。続いて若しくは平
行してベースおよびコレクタ電極を形成する。
マスクを形成してそれ以外の部分をコレクタ５となるｎ
−ＧａＡｓ層が露出するまでエッチングを行う。次にベ
ースコンタクト部を形成するためにイオン注入や拡散等
の手段を用いて露出した部分にベース層を越えるまでｐ
形ドーパントを混入させる。次にそのコレクタコンタク
ト６およびそれを囲むベースコンタクトとなる部分にマ
スクを形成してそれ以外の部分をエミッタコンタクト２
付近までエミッタ層のエッチングを行う。引き続き素子
分離のためデバイス（機能素子）となる部分にマスクを
施し，それ以外の部分を基板までエッチングする。次に
これら素子を含む基板全体に保護膜を形成しエミッタ電
極を形成すべき箇所に穴を開けてその穴を介してエッチ
ングを行いエミッタコンタクト（ｎ+ＧａＡｓ層２）を
露出させてエミッタ電極を形成する。続いて若しくは平
行してベースおよびコレクタ電極を形成する。
【０００４】一般にＨＢＴはエミッタトップとして製造
されるが，電流を流して動作させているとき，エミッタ
・ベース間の容量が増加する。これは電流（キャリア）
が順方向に流れることにより拡散容量が増えるからで，
その大きさは流れるキャリア密度と流れる部分の面積に
よる。これに比較してコレクタ，ベースは逆方向動作の
ため，その接合面積が直接容量として寄与する。これら
の容量増加は素子の高速動作を阻害するが，上記のコレ
クタトップのＨＢＴではＡｌＧａＡｓ上にＧａＡｓを結
晶性良く成長させるのが難しいという問題はあるが，コ
レクタ・ベース間接合面積を小さくできるので，コレク
タ・ベース間容量を小さくでき，高速化に効果がある
（エミッタ・ベース間容量はそれほど変わらない）。
されるが，電流を流して動作させているとき，エミッタ
・ベース間の容量が増加する。これは電流（キャリア）
が順方向に流れることにより拡散容量が増えるからで，
その大きさは流れるキャリア密度と流れる部分の面積に
よる。これに比較してコレクタ，ベースは逆方向動作の
ため，その接合面積が直接容量として寄与する。これら
の容量増加は素子の高速動作を阻害するが，上記のコレ
クタトップのＨＢＴではＡｌＧａＡｓ上にＧａＡｓを結
晶性良く成長させるのが難しいという問題はあるが，コ
レクタ・ベース間接合面積を小さくできるので，コレク
タ・ベース間容量を小さくでき，高速化に効果がある
（エミッタ・ベース間容量はそれほど変わらない）。
【０００５】
【発明が解決しようとする課題】しかしながら，上記従
来のコレクタトップのＨＢＴではＡｌＧａＡｓ上にＧａ
Ａｓを結晶性よく成長させるのが難しいことの他，トラ
ンジスタとして動作する必要な部分（ロ）以外（イ，ハ
で示す部分）に“外部”領域ができ，この部分が抵抗や
容量成分として無視できない程作用するので動作スピー
ドが期待した値程得られないという問題があった。
来のコレクタトップのＨＢＴではＡｌＧａＡｓ上にＧａ
Ａｓを結晶性よく成長させるのが難しいことの他，トラ
ンジスタとして動作する必要な部分（ロ）以外（イ，ハ
で示す部分）に“外部”領域ができ，この部分が抵抗や
容量成分として無視できない程作用するので動作スピー
ドが期待した値程得られないという問題があった。
【０００６】本発明は上記従来技術の問題を解決するた
めに成されたもので，半絶縁性基板上に予めエミッタコ
ンタクトとなる高濃度層をパターン化して形成し，その
後極薄ベースを含んだコレクタ層の再成長を行うことに
より，コレクタトップ構造で外部容量の少ないＨＢＴを
提供することを目的とする。
めに成されたもので，半絶縁性基板上に予めエミッタコ
ンタクトとなる高濃度層をパターン化して形成し，その
後極薄ベースを含んだコレクタ層の再成長を行うことに
より，コレクタトップ構造で外部容量の少ないＨＢＴを
提供することを目的とする。
【０００７】
【課題を解決するための手段】上記従来技術の問題を解
決する為の本発明の構成は， 半絶縁性ＧａＡｓ基板上にエミッタコンタクトをパ
ターン化して形成する工程と， 前記エミッタコンタクト部のエミッタに接続する部
分を除いてマスキングを施し，前記マスキング部を含む
前記基板上にエミッタ層、ベース層，コレクタ層及びコ
レクタコンタクト層を順次形成する工程と， 前記エミッタ上に位置する前記コンタクト層上のコ
レクタ電極を形成すべき箇所にマスクキングを施し，前
記工程で形成したコレクタコンタクト層をエッチング
により除去してコレクタ層を露出させる工程と， 前記露出させたコレクタ層上の前記エミッタ付近に
少なくとも前記ベース層に達する拡散層を形成し，ベー
スコンタクトを形成する工程と， 前記エミッタコンタクト層の電極を形成すべき位置
のコレクタ層，ベース層，エミッタ層及び前記マスキン
グ部を除去してエミッタコンタクトを露出させる工程
と， を含むことを特徴とするものである。
決する為の本発明の構成は， 半絶縁性ＧａＡｓ基板上にエミッタコンタクトをパ
ターン化して形成する工程と， 前記エミッタコンタクト部のエミッタに接続する部
分を除いてマスキングを施し，前記マスキング部を含む
前記基板上にエミッタ層、ベース層，コレクタ層及びコ
レクタコンタクト層を順次形成する工程と， 前記エミッタ上に位置する前記コンタクト層上のコ
レクタ電極を形成すべき箇所にマスクキングを施し，前
記工程で形成したコレクタコンタクト層をエッチング
により除去してコレクタ層を露出させる工程と， 前記露出させたコレクタ層上の前記エミッタ付近に
少なくとも前記ベース層に達する拡散層を形成し，ベー
スコンタクトを形成する工程と， 前記エミッタコンタクト層の電極を形成すべき位置
のコレクタ層，ベース層，エミッタ層及び前記マスキン
グ部を除去してエミッタコンタクトを露出させる工程
と， を含むことを特徴とするものである。
【０００８】
【作用】コレクタ層上からベースに向けて拡散を行って
ベース電極を基板上に取出しているので外部容量が発生
する余地が少ない。エミッタに予めエミッタコンタクト
を設けているのでエミッタの取出しが簡単である。
ベース電極を基板上に取出しているので外部容量が発生
する余地が少ない。エミッタに予めエミッタコンタクト
を設けているのでエミッタの取出しが簡単である。
【０００９】
【実施例】図１は本発明の製造工程により作製したＨＢ
Ｔの完成図であり，（ａ）図は平面図，（ｂ）図は
（ａ）図のＡ−Ａ断面図である。図２〜図６はその製造
工程の一実施例の概略製作工程図を示す平面図または断
面図である。工程に従って説明する。 工程１（図２参照，（ｂ）は（ａ）のＡ−Ａ断面図） 半絶縁性ＧａＡｓ基板１上に厚さ０．４μｍ，不純物濃
度５×１０18ｃｍ-3程度のＮ+ＧａＡｓ層（若しくはＮ+
ＩｎＧａＡｓ／Ｎ+ＧａＡｓ）からなるエミッタコンタ
クト２ａを形成する（なお，図中２０ａで示す細い部分
（例えば幅２〜３μｍ長さ５０μｍ）上にＨＢＴが形成
され，２０ｂに示す部分（例えば一辺０．５ｍｍ）に電
極が接続される。
Ｔの完成図であり，（ａ）図は平面図，（ｂ）図は
（ａ）図のＡ−Ａ断面図である。図２〜図６はその製造
工程の一実施例の概略製作工程図を示す平面図または断
面図である。工程に従って説明する。 工程１（図２参照，（ｂ）は（ａ）のＡ−Ａ断面図） 半絶縁性ＧａＡｓ基板１上に厚さ０．４μｍ，不純物濃
度５×１０18ｃｍ-3程度のＮ+ＧａＡｓ層（若しくはＮ+
ＩｎＧａＡｓ／Ｎ+ＧａＡｓ）からなるエミッタコンタ
クト２ａを形成する（なお，図中２０ａで示す細い部分
（例えば幅２〜３μｍ長さ５０μｍ）上にＨＢＴが形成
され，２０ｂに示す部分（例えば一辺０．５ｍｍ）に電
極が接続される。
【００１０】このエミッタコンタクト２ａの形成手段と
しては 一様に成長させた後エッチングでパターン形成を行
う方法。 選択成長によるパターン形成方法。 基板に穴を掘って埋める（埋め込み成長法）。 等を用いることが出来る。
しては 一様に成長させた後エッチングでパターン形成を行
う方法。 選択成長によるパターン形成方法。 基板に穴を掘って埋める（埋め込み成長法）。 等を用いることが出来る。
【００１１】工程２（図３参照） 少なくともＨＢＴ形成部分を残してエミッタコンタクト
の電極接続部分にマスク１０を形成し，このマスクを含
む基板上にエミッタとして機能する厚さ０．１５μｍ，
不純物濃度１×１０18ｃｍ-3程度のｎ−ＧａＡｓ層３
ａ，ベースとして機能する厚さ０．０３μｍ，不純物濃
度１×１０20ｃｍ-3程度のｐ++ＧａＡｓ層４ａおよびコ
レクタとして機能する厚さ０．４μｍ，不純物濃度１×
１０17ｃｍ -3程度のｎ-ＧａＡｓ層５ａを連続再成長の
技術を用いて順次形成する。
の電極接続部分にマスク１０を形成し，このマスクを含
む基板上にエミッタとして機能する厚さ０．１５μｍ，
不純物濃度１×１０18ｃｍ-3程度のｎ−ＧａＡｓ層３
ａ，ベースとして機能する厚さ０．０３μｍ，不純物濃
度１×１０20ｃｍ-3程度のｐ++ＧａＡｓ層４ａおよびコ
レクタとして機能する厚さ０．４μｍ，不純物濃度１×
１０17ｃｍ -3程度のｎ-ＧａＡｓ層５ａを連続再成長の
技術を用いて順次形成する。
【００１２】さらに，ｎ-ＧａＡｓ層５ａ（コレクタ）
の上にコレクタコンタクトとして厚さ０．０５μｍ，不
純物濃度５×１０18ｃｍ-3程度のＮ+ＧａＡｓ層，厚さ
０．０３μｍ，不純物濃度５×１０18ｃｍ-3程度のＮ+
ＩｎＧａＡｓ層及び厚さ０．０２μｍ，不純物濃度１×
１０19ｃｍ-3程度のｎ−ＩｎＡｓ層を形成する。
の上にコレクタコンタクトとして厚さ０．０５μｍ，不
純物濃度５×１０18ｃｍ-3程度のＮ+ＧａＡｓ層，厚さ
０．０３μｍ，不純物濃度５×１０18ｃｍ-3程度のＮ+
ＩｎＧａＡｓ層及び厚さ０．０２μｍ，不純物濃度１×
１０19ｃｍ-3程度のｎ−ＩｎＡｓ層を形成する。
【００１３】工程３（図４参照） コレクタコンタクトとすべき部分にマスク（図示せず）
を施し，その部分以外のコレクタコンタクト層６ａ及び
Ｎ-ＧａＡｓ層５ａがわずかに残る程度にエッチングを
行ってＮ-ＧａＡｓ層５ａを露出させる。
を施し，その部分以外のコレクタコンタクト層６ａ及び
Ｎ-ＧａＡｓ層５ａがわずかに残る程度にエッチングを
行ってＮ-ＧａＡｓ層５ａを露出させる。
【００１４】工程４（図５参照） コレクタコンタクト付近の露出させたｎ-ＧａＡｓ層５
ａ上からＺｎを拡散する。拡散はＮ−ＡｌＧａＡｓ層３
ａがＰ形になるまで十分深く行う。この拡散方法として
はｎ-ＧａＡｓ層５ａの表面にＺｎをドープし，その上
にベース電極を重ねて形成し，その後Ｚｎ拡散を行うよ
うにしてもよい。
ａ上からＺｎを拡散する。拡散はＮ−ＡｌＧａＡｓ層３
ａがＰ形になるまで十分深く行う。この拡散方法として
はｎ-ＧａＡｓ層５ａの表面にＺｎをドープし，その上
にベース電極を重ねて形成し，その後Ｚｎ拡散を行うよ
うにしてもよい。
【００１５】工程５（図６参照） ベース電極Ｂ，コレクタ電極Ｃ，エミッタ電極Ｅを形成
する（エミッタ電極Ｅはエッチング等によりエミッタコ
ンタクト２ａの一部を露出させて形成する）。なお，他
の部分との分離は例えば 1) エッチングによりＮ−ＡｌＧａＡｓ層３ａまで除去
する。 2) 酸素イオンを注入して絶縁化を行う。 3) 工程２で各層を成長させる際に選択性成長を行う。 等の方法を活用して行う。
する（エミッタ電極Ｅはエッチング等によりエミッタコ
ンタクト２ａの一部を露出させて形成する）。なお，他
の部分との分離は例えば 1) エッチングによりＮ−ＡｌＧａＡｓ層３ａまで除去
する。 2) 酸素イオンを注入して絶縁化を行う。 3) 工程２で各層を成長させる際に選択性成長を行う。 等の方法を活用して行う。
【００１６】
【発明の効果】以上実施例とともに具体的に説明した様
に本発明によれば，従来の外部ベース・エミッタ間に相
当する部分は全てＺｎがドーピングされるので外部ベー
ス・エミッタ間容量が殆ど消滅してしまう。従ってコレ
クタトップ構造の利点である外部ベース・コレクタ容量
が殆どないことと相まってＨＢＴの高速化が可能とな
る。また，本発明によればエミッタ，ベース，コレクタ
を順次連続再成長により形成しているので電極取出しに
難しいプロセスを伴わずにベース層の高濃度，極薄化も
実現することができ，高速化に大きな寄与をすることと
なる。
に本発明によれば，従来の外部ベース・エミッタ間に相
当する部分は全てＺｎがドーピングされるので外部ベー
ス・エミッタ間容量が殆ど消滅してしまう。従ってコレ
クタトップ構造の利点である外部ベース・コレクタ容量
が殆どないことと相まってＨＢＴの高速化が可能とな
る。また，本発明によればエミッタ，ベース，コレクタ
を順次連続再成長により形成しているので電極取出しに
難しいプロセスを伴わずにベース層の高濃度，極薄化も
実現することができ，高速化に大きな寄与をすることと
なる。
【図１】本発明の製造方法により作製したＨＢＴの一実
施例を示す平面図（ａ）及び（ａ）図のＡ−Ａ断面構成
図である。
施例を示す平面図（ａ）及び（ａ）図のＡ−Ａ断面構成
図である。
【図２】本発明の製造方法の第１工程を示す概略製作図
である。
である。
【図３】本発明の製造方法の第２工程を示す概略製作図
である。
である。
【図４】本発明の製造方法の第３工程を示す概略製作図
である。
である。
【図５】本発明の製造方法の第４工程を示す概略製作図
である。
である。
【図６】本発明の製造方法の第５工程を示す概略製作図
である。
である。
【図７】従来例のＨＢＴを示す図である。
１ 半絶縁性ＧａＡｓ基板 ２ａ エミッタコンタクト ３ａ エミッタ ４ａ ベース ５ａ コレクタ ６ａ コレクタコンタクト Ｃ コレクタ電極 Ｂ ベ―ス電極 Ｅ エミッタ電極
Claims (1)
- 【請求項１】 以下の工程を含む工程により製造したこ
とを特徴とするヘテロ接合バイポ―ラトランジスタの製
造方法。 半絶縁性ＧａＡｓ基板上にエミッタコンタクトをパ
ターン化して形成する工程。 前記エミッタコンタクト部のエミッタに接続する部
分を除いてマスキングを施し，前記マスキング部を含む
前記基板上にエミッタ層，ベース層，コレクタ層及びコ
レクタコンタクト層を順次形成する工程。 前記エミッタ上に位置する前記コンタクト層上のコ
レクタ電極を形成すべき箇所にマスクキングを施し，前
記工程で形成したコレクタコンタクト層をエッチング
により除去してコレクタ層を露出させる工程。 前記露出させたコレクタ層上の前記エミッタ付近に
少なくとも前記ベース層に達する拡散層を形成し，ベー
スコンタクトを形成する工程。 前記エミッタコンタクト層の電極を形成すべき位置
のコレクタ層，ベース層，エミッタ層及び前記マスキン
グ部を除去してエミッタコンタクトを露出させる工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7937793A JPH06291135A (ja) | 1993-04-06 | 1993-04-06 | ヘテロ接合バイポ―ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7937793A JPH06291135A (ja) | 1993-04-06 | 1993-04-06 | ヘテロ接合バイポ―ラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291135A true JPH06291135A (ja) | 1994-10-18 |
Family
ID=13688188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7937793A Pending JPH06291135A (ja) | 1993-04-06 | 1993-04-06 | ヘテロ接合バイポ―ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989845B2 (en) | 2007-06-04 | 2011-08-02 | Panasonic Corporation | Semiconductor device having a hetero-junction bipolar transistor and manufacturing method thereof |
-
1993
- 1993-04-06 JP JP7937793A patent/JPH06291135A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989845B2 (en) | 2007-06-04 | 2011-08-02 | Panasonic Corporation | Semiconductor device having a hetero-junction bipolar transistor and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0184016A1 (en) | Heterojunction bipolar transistor | |
| JPH0571173B2 (ja) | ||
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US4967254A (en) | Semiconductor device | |
| JP3137661B2 (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JP2937944B2 (ja) | 非常に高利得のヘテロ接合バイポーラトランジスタを製造する方法 | |
| US5739062A (en) | Method of making bipolar transistor | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| JPH06291135A (ja) | ヘテロ接合バイポ―ラトランジスタの製造方法 | |
| JPH06291134A (ja) | ヘテロ接合バイポ―ラトランジスタの製造方法 | |
| JPH04275433A (ja) | 半導体装置の製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP3210354B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2615657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH07263460A (ja) | Ｈｂｔ型化合物半導体装置とその製造方法 | |
| JPH0713968B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH02110939A (ja) | プレーナ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2000208531A (ja) | ヘテロ接合バイポ―ラトランジスタ | |
| JPS6343370A (ja) | 半導体装置およびその製造方法 | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2000349090A (ja) | バイポーラトランジスタ、およびその製造方法 | |
| JPH0571171B2 (ja) |