JPH03133140A - ヘテロ接合バイポーラトランジスタの製造方法および回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ヘテロ接合バイポーラトランジスタ、特に１
ｎＰを半絶縁性基板として用いるヘテロ接合バイポーラ
トランジスタに関するものである。

〔従来の技術〕

ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、大き
な電流駆動能力と優れた高周波特性を併せもつため、高
速集積回路への応用が期待されている。現在、Ａ　Ｉ　
Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓ糸材料を用いたＨ
ＢＴが主流であるが、近年１ｎＰに格子整合した１ｎＧ
ａＡｓを用いるＨＢＴがその高速性と低消費電力との観
点から注目されている。しかしながら、Ｉ　ｎＧａＡｓ
は素子間分離法が大きな課題であり、Ａ　Ｉ　Ｇ　ａ　
Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓ糸材料においてよく用いら
れているイオン注入は有効な手段にはなり得ていない。

第６図は従来のＩｎＰ／ＩｎＧａＡｓＨＢＴの製造工程
において、コレクタ電極形成と素子間分離メサ・エツチ
ングまでの工程を示す図である。

ＨＢＴは半絶縁性１ｎＰ基板１の上にｎ”−１ｎＧａＡ
ｓ　（Ｓｔ不純物濃度；　５　Ｘｌ０１１１ｃｍ−３）
からなる厚み４００ｎｍのコレクタ・コンタクト層２、
ｎ−Ｉ　ｎＧａＡｓ　（Ｓ　ｉ不純物濃度；　５　Ｘｌ
０１６ｃｍ−３）からなる厚み５００ｎｍのコレクタ層
３、ｐ”−１ｎＧａＡｓ　（Ｂｅ不純物濃度；　２　Ｘ
１０１９ｃｍ−’）からなる厚み１００ｒ＋ｍのベース
Ｎ４、ｎ−１ｎＰ（Ｓｔ不純物濃度；　５　ＸＩＯ”ｃ
ｍ−’）からなる厚み３００ｎｍのエミッタＭ５、ｎ”
−１ｎＧａＡｓ　　（Ｓｔ不純物濃度；　５　ＸＩＯ”
ｃｍ−’）からなる厚み１１００ｎのエミッタ・キャッ
プ層５ｃが有機金属気相成長法（ＭＯＣＶＤ）によって
順次成長された構造になっている。

この従来例においては、ＨＢＴのベース電極６ｂ、エミ
ッタ電極６ｅを形成した後（第６図（ａ））、ホトレジ
スト７１′を設け、コレクタ・コンタクト層２が表出す
るまでエツチングを行い（第６図（ｂ））、さらにホト
レジスト７２′を用いたリフトオフ工程によってコレク
タ電極６ｃを形成しく第６図（Ｃ））、最後に素子間分
離のためにさらにホトレジスト７３を設は半絶縁性１ｎ
Ｐ基板１までメサ・エツチングを行っている（第６図（
ｄ））。

第７図は、ＨＢＴ素子にコレクタ負荷抵抗１０′を設け
た従来の回路構成の一部を示す図である。

素子間分離メサエッチングにより生じる大きな段差を平
坦化するために、この従来例に示すようにポリイミド１
２による平坦化が広く用いられている。

負荷抵抗は、ポリイミドによる平坦化の後、ニッケル・
クロム（ＮｉＣｒ）膜１０′をスパッタ成膜して次いで
所定のパターンに加工して形成している。

第８図の従来例においては、ベース層４を所定のパター
ンに加工してベース層４のシート抵抗を負荷抵抗として
利用している。

いずれの場合もコレクタ電極６ｃと負荷抵抗とを配線す
るためにコレクタ電極にコンタクトホール１４を形成す
る必要があるが、そのためにコレクタ電極はある程度大
きく形成されなければならない。またコンタクトホール
における配線の段切れを防止するためにコレクタ電極と
負荷抵抗との間は段差被覆性のよい金メツキ配線１１′
がなされている。

第９図は、上記の製造方法による従来のヘテロ接合バイ
ポーラトランジスタ集積回路の一部を示す図である。こ
の従来例においては、隣接するトランジスタのベースと
コレクタが互いに接続され、各コレクタはニッケル・ク
ロム抵抗１０′を介してコレクタ電源電圧供給配線１１
′へつながっている。

この従来例においては、ポリイミド上に設ける金メツキ
配線１１′に対して半絶縁性基板上に下層配線１３を設
けた、二層配線構成を施している。この下層配線は第９
図に示す他のパターンとは独立のマスク工程によるもの
である。下層配線１３と上層配線、すなわち金メツキ配
線１１′、あるいはヘテロ接合バイポーラトランジスタ
の各電極（コレクタ電極６ｃ、　ベース電極６ｂ）と金
メツキ配線１１′　との間の接続はポリイミド１２を開
口したコンタクトホール１４を介して行われている。

〔発明が解決しようとする課題〕

ＨＢＴを高集積化するためには、素子そのものの微細化
、回路構成要素（素子、抵抗、配線など）の可能な限り
の一体化が重要な解決策である。

素子の多層結晶構造の中でも表面に近い結晶層からなる
ベース、エミッタは、従来ＡｌＧａＡｓ／　Ｇ　ａ　Ａ
　ｓ系ＨＢＴに対して開発されてきた微細加工技術によ
り比較的容易に微細化できる。しかしながら、ｆｎＰを
基板とするＩｎＧａＡｓ系ＨＢＴの場合は、メサエッチ
ングによる素子間分離に軌るためにベースから半絶縁性
１ｎＰ基板へかけての段差が大きく、ウェハ全体の凹凸
が微細なコレクタ電極形成を妨げている。この従来例に
示すような典型的なヘテロ接合バイポーラトランジスタ
の結晶層構成では、第６図（Ｃ）に示すようにエミッタ
電極６ｅの最上端からコレクタ・コンタクト層２にかけ
て約１ミクロンもの段差が生じる。

これは露光マスクとホトレジスト７２′　との間の密着
不良につながり、コレクタ電極６Ｃのパターンくずれの
原因となり微細なコレクタ電極パターン形成は難しい。

また上記と同じ理由でエミッタ。

ベースにかけてホトレジスト７２′が薄くなるために、
ホトレジスト７２′にのるコレクタ電極６Ｃの電極材の
リフトオフに支障をきたす恐れを生ずる。

さらに第６図に示す従来例では、素子面積の微細化にも
適していない。すなわちホトレジスト７１′の工程によ
りコレクタ・コンタクト層２を表出し、次いで新たなホ
トレジスト７２′　というリフトオフ工程によってコレ
クタ電極６ｃを形成しているために、ホトレジスト７１
′のパターンとホトレジスト７２′のパターンとの間に
目合わせマージン幅１Ａをとる必要がある。同様に素子
間分離メサエッチング用のホトレジスト上３の工程の際
にも、ホトレジスト７２′の工程との目合わせマージン
ｉｎを必要とする。

以上説明したように、コレクタ電極６ｃのパターンその
ものを微細化することが困難であること、コレクタ電極
６ｃの形成から素子間分離にかけて連続する三枚のマス
ク工程それぞれに目合わせマージンが入ることなどの理
由から素子面積が不必要に太き（なる。

また従来のＩ　ｎＧａＡｓ系Ｈ８７回路においては、配
線レイアウトが問題となっている。ＴｎＧａＡｓ系ＨＢ
Ｔの場合は、上述の理由からトランジスタのコレクタと
負荷抵抗との間を結ぶ金メツキ配線１１′が広いスペー
スを要するために、素子と負荷抵抗１０′　との間隔が
広くなるという不具合が生ずる。このように、回路の中
で占める面積が決して小さいとはいえない負荷抵抗ばか
りでなく、素子と負荷抵抗を結ぶ配線が長くなることは
、他の配線レイアウトの自由度を制限することになり、
ひいては回路の高速特性を損なうことになる。

また第９図に示す回路においては、金メツキ配線１１′
に対する下層配線１３を形成するために、専用の露光マ
スクを一枚必要とするので工程数が増えている。また第
９図に示すような形での多層配線は、いたずらに配線長
を長くする傾向にあり、可能ならば下層配線の一部を素
子と一体化する構成が望ましいがそのような回路構成は
見当たらない。

本発明の目的は、微細なコレクタを有するＨＢＴの製造
方法、ＨＢＴ素子と負荷抵抗とを特別な配線工程なしに
容易に一体化することが可能なＨＢＴの構造を提供し、
ＨＢＴの集積密度を改善することにある。

〔課題を解決するための手段〕

本発明は、半絶縁性半導体基板上に、コレクタ・コンタ
クト層、コレクタ層、ベース層、エミッタ層の主要な半
導体層が順次積層されてなるヘテロ接合バイポーラトラ
ンジスタの製造方法において、 ベース・コレクタ接合領域を規定する第一のホトレジス
トを保護膜としてコレクタ・コンタクト層を表出する工
程と、 次いで前記第一のホトレジストをそのまま残しつつコレ
クタ電極金属を蒸着した後、前記第一のホトレジスト上
の前記コレクタ電極金属を除去する工程と、 次いで第二のホトレジストをマスクとして、不要な前記
コレクタ電極、さらにその下のコレクタ・コンタクト層
を半絶縁性半導体基板までエツチングする工程とを含む
ことを特徴とする。

また本発明は、半絶縁性半導体基板上に、コレクタ・コ
ンタクト層、コレクタ層、ベース層、エミッタ層の主要
な半導体層が順次積層されているペテロ接合バイポーラ
トランジスタと、前記コレクタ・コンタクト層からなる
コレクタ負荷抵抗とが少なくとも一つ含まれるヘテロ接
合バイポーラトランジスタ回路であって、 前記コレクタ負荷抵抗をなすコレクタ・コンタクト層と
トランジスタのコレクタ・コンタクト層とが前記半絶縁
性基板上でつながっており、前記コレクタ負荷抵抗が前
記ヘテロ接合バイポーラトランジスタに組み込まれてい
ることを特徴とする。

さらに本発明は、少なくとも二層以上の配線を有するヘ
テロ接合バイポーラトランジスタ回路の最下層の配線か
ヘテロ接合バイポーラトランジスタのコレクタと接続す
るヘテロ接合バイポーラトランジスタ回路であって、 前記最下層配線が前記ヘテロ接合バイポーラＩ・ランジ
スタのコレクタ電極からなり、直接前記ヘテロ接合バイ
ポーラトランジスタのコレクタ電極に接続されることを
特徴とする。

〔作用〕

本発明のＨＢＴの製造方法によれば、コレクタ電極サイ
ズの規定と素子間分離メサエッチングとが同じマスクで
行われるので、二つの工程を別のホトレジスト工程で行
う場合と比較して位置合わせのずれを考慮する必要がな
い。従って最終的に残るコレクタ・コンタクト層は、コ
レクタ電極との接触のために必要最小限の大きさにする
ことが可能である。また微細なコレクタ電極がリフトオ
フではなくドライエツチングにより加工されることから
、ドライエツチング・マスクとなるホトレジストはウェ
ハの凹凸のため多少薄くてもエツチングの選択比さえ大
きければ問題がなく、微細なコレクタ電極パターンを規
定することが可能である。もちろん微細な電極を残すリ
フトオフ工程においてよく見られる電極のはがれなども
なく、信軌性の向上も期待される。

本発明に係る負荷抵抗は、ＨＢＴのコレクタ・コンタク
ト層のシート抵抗を利用しており、しかもＨＢＴと負荷
抵抗とではコレクタ・コンタクト層を通してつながって
いるので、ＨＢＴと負荷抵抗との間の配線を不要とする
。この負荷抵抗と素子との一体化は上記の本発明のＨＢ
Ｔ製造方法におけるコレクタ加工工程で同時に行われ、
特別な工程を必要としない。ＨＢ　Ｔ素子と負荷抵抗と
の間を結ぶ配線が不要になりしかも負荷抵抗がポリイミ
ドの平坦化材の下に置かれる結果、他の配線を負荷抵抗
の上に配置することも可能になり配線レイアウトの自由
度も大きくなる。

本発明ＨＢＴ製造方法に係るコレクタ電極加工工程にお
いて、同時に回路の下層配線を形成することが可能であ
る。この下層回線はコレクタ電極の電極材を用いており
、上記の負荷抵抗の場合と同様、下層配線のための別途
露光マスクは不要である。さらに下層配線をＨＢＴのコ
レクタに接続する場合は、ＨＢＴのコレクタ電極そのも
のを下層配線として使用することが可能であり、この結
果従来の下層配線が占めていたスペースを節約すること
ができる。

以上のように本発明によれば、ＨＢＴの集積回路の集積
密度を大幅に改善されると同時にコスト低減、信転性向
上が実現する。

〔実施例〕

第１図から第５図を参照して本発明の実施例を示す。

第１図は本発明のＴｎＰ／ＩｎＧａＡｓＨＢＴの製造工
程において、コレクタ電極形成と素子間分離メサエッチ
ングまでの工程を示す図である。

ＨＢＴは半絶縁性ＩｎＰ基板１の上にｎ”−１ｎＧａＡ
ｓ　（Ｓｉ不純物濃度；　５　ＸＩＯ”ｃｍ−’）から
なる厚み４００ｎｍのコレクタ・コンタクト層２、ｎ−
ＩｎＧａＡｓ　（Ｓｉ不純物濃度；　５　ＸＩＯｌｂｃ
ｍ−’）からなる厚み５００ｎｍのコレクタ層３、ｐ”
−ＩｎＧａＡｓ　（Ｂｅ不純物濃度；　２　ＸＩＯ”ｃ
ｍ−３）からなる厚み１１００ｎのベース層４、ｎ−１
ｎＰ　（Ｓｔ不純物濃度ｉ　５　ＸＩＯ”ｃｍ−”）か
らなる厚み３００ｎｍのエミッタＮ５、ｎ”−Ｉ　ｎＧ
ａＡｓ　（Ｓ　ｉ不純物濃度；　５　Ｘｌ０１１１ｃｍ
−３）からなる厚み１１００ｎのエミッタ・キャップ層
５Ｃが有機金属気相成長法（ＭＯＣＶＤ）によって順次
成長された構造になっている。

この実施例においては、ＨＢＴのベース電極６ｂ、エミ
ッタ電極６ｅを形成した後（第１図（ａ））、第一のマ
スク工程によりホトレジスト７１を設け、コレクタ・コ
ンタクト層２が表出するまでエツチングを行い、さらに
同じホトレジスト７１を用いてコレクタ電極６ｃを蒸着
する（第１図（ｂ））。次に第一のホトレジスト・パタ
ーンを覆う形で第二のマスク工程によりホトレジスト７
２を設け、例えばアルゴンガスによるアルゴン・イオン
８を用いたイオンミリングにより不要なコレクタ電極材
を、さらに素子間分離のためにコレクタ・コンタクト層
２を連続して除去する（第１図（Ｃ）、　（ｄ））。コ
レクタ電極６ｃはリフトオフではなくドライエツチング
により加工されるため、微細なコレクタ電極が容易に、
信軌性良（形成される。またコレクタ電極加工と素子間
分離メサエッチングとの加工が同じマスクを用いて連続
して行えるために、最後に残るコレクタ・コンタクトＮ
２はコレクタ電極６ｃとの接触に必要最小限の大きさに
抑えることができる。

第２図はＨＢＴのコレクタ・コンタクト層２を用いる負
荷抵抗が、ＨＢＴと一体化されている様子を示す図であ
る。この実施例に示すようにＨＢＴと負荷抵抗１０との
間をつなぐ配線は不要で、ＨＢＴと負荷抵抗１０が小さ
な面積に収まっている。

本実施例においては負荷抵抗１０の上にポリイミド膜１
２を挟んで金メツキ配線１１が施されている。負荷抵抗
１０のＨＢＴ素子側と反対の端子はコレクタ電極６Ｃに
よって上層配線（金メツキ配線１１）と交差することな
く配線することができるので上層配線のレイアウトに大
きな制限はない。従って素子と負荷抵抗とが合わさった
ものの占める面積が小さいことに加えて、負荷抵抗に重
ねて配線することが可能であることから、本発明のＨＢ
Ｔと負荷抵抗の構造がＨＢＴＯ高集積化に適しているこ
とがわかる。

第３図は第２図の実施例に示したＨＢＴ／負荷抵抗の一
体構造を実現するための製造方法を示す図である。第３
図（ａ）〜（ｄ）までの各工程は、第１図（ａ）〜（ｄ
）に示した本発明ＨＢＴ素子の製造方法の各工程に対応
している。

まずベース、エミッタの各電極６ｂ、６ｅの形成の後（
第３図（ａ））、コレクタ・コンタクト層２を表出する
ための第一のコレクタ電極形成用マスク（ホトレジスト
）７１を負荷抵抗をも完全に覆う形で形成する（第３図
（ｂ））。次いで同じホトレジストマスク７１を用いて
コレクタ電極６ｃを蒸着しリフトオフを行う。次に余分
なコレクタ電極６ｃを除去する工程において、ＨＢＴの
コレクタ電極、ＨＢＴ素子側と反対側の負荷抵抗端子に
つながる配線に相当する領域、およびコレクタ電極材は
蒸着されていないがドライエツチングから保護すべき負
荷抵抗領域を第二のコレクタ電極形成用マスク（ホトレ
ジスト）７２によってマスクした後（第３図（Ｃ））、
アルゴンガスを用いたイオンミリングによって半絶縁性
！ｎＰ基板１が表出するまでエツチングする（第３図（
ｄ））。以上よりＨＢＴと負荷抵抗の一体構造が、第１
図に示した本発明のＨＢＴ製法方法と同じ製造工程で実
現されることがわかる。

第４図は本発明のＨＢＴ集積回路の実施例を示す。本実
施例の集積回路は第９図に示した従来例と電気回路的に
は等価である。本実施例においては、負荷抵抗として第
２図に示した本発明の負荷抵抗１０を適用している。ま
た下層配線はコレクタ電極６ｃからなり、第１図に示し
た本発明のＨＢＴの製造工程において同時に製造される
。これにより下層配線がＨＢＴのコレクタ電極に接続す
る箇所において下層配線とＨＢＴのコレクタ電極とを一
体化７することが可能である。この結果、下層配線のた
めの専用のマスクが省け、また下層配線とＨＢＴコレク
タ電極との接続も不要になり、コスト低減、信頼性向上
につながる。

第５図は本発明のＨＢＴ集積回路のもう一つの実施例を
示す図である。本実施例においては第４図の実施例をさ
らに発展させて、）（ＢＴコレクタ電極とコレクタ電極
からなる下層配線とを共通にしている。これにより従来
下層配線に占められていたスペースが省かれ、）ＩＢＴ
の集積密度をさらにあげることができる。本実施例にお
いては、いわば素子と負荷抵抗と下層配線とが一体にな
っていると言え、配線の長さが大幅に短くなっている分
だけ回路の高速特性改善に寄与している。

〔発明の効果〕

以上述べたように本発明は、メサエッチング素子間分離
を用いるＨＢＴの微細化、）（ＢＴと負荷抵抗との一体
化、ＨＢＴコレクタ電極と下層配線との一体加工を可能
にし、一般に集積化が困難とされるメサエッチング素子
間分離を用いるＨ　Ｂ　Ｔの集積密度が大幅に改善され
る。本発明においては、配線の長さが短縮され高速特性
が改善される他、回路構成要素の一体化を旨としている
ので製造上の歩留まり、信頼性の向上にも寄与している
。

以上述べた本発明の効果はＨＢＴの集積規模が大き（な
れば、−層顕著になるものと考えられる。

【図面の簡単な説明】

第１図は本発明ＨＢＴの製造工程を示す図、第２図は本
発明によりＨＢＴと負荷抵抗が一体化されている様子を
示す図、 第３図は第２図のＨＢＴを製造するマスク工程を示す図
、 第４図、第５図は本発明Ｈ８７回路を示す図、第６図は
従来のＨＢＴの製造工程を示す図、第７図、第８図は従
来ＨＢＴと負荷抵抗とを組み合わせた様子を示す図、 第９図は従来のＨＢＴ回路を示す図である。 １・・・・・半絶縁性半導体基板 ２・・・・・コレクタ・コンタクト層 ３・・・・・コレクタ層 ４・・・・・ベース層 ５・・・・・エミッタ層 ５ｃ・パ・・エミッタ・キャップ層 ６ｂ・・・・ベース電極 ６ｃ・・・・コレクタ電極 ６ｅ　・　・　・ ７１、　７１’　　。 ８　・　・　・　・ １０．１０’　　・ １１、　１１’　　・ １２・　・　・　・ １３・　・　・　・ １４・　・　・　・ ・エミッタ電極 ７２、７２″、７３・・・ホトレジスト・アルゴン・イ
オン ・負荷抵抗 ・上層配線（金メツキ） ・・ポリイミド ・下層配線 ・コンタクトホール

Claims (3)

【特許請求の範囲】
1. （１）半絶縁性半導体基板上に、コレクタ・コンタクト
   層、コレクタ層、ベース層、エミッタ層の主要な半導体
   層が順次積層されてなるヘテロ接合バイポーラトランジ
   スタの製造方法において、ベース・コレクタ接合領域を
   規定する第一のホトレジストを保護膜としてコレクタ・
   コンタクト層を表出する工程と、 次いで前記第一のホトレジストをそのまま残しつつコレ
   クタ電極金属を蒸着した後（前記第一のホトレジスト上
   の前記コレクタ電極金属を除去する工程と、 次いで第二のホトレジストをマスクとして、不要な前記
   コレクタ電極、さらにその下のコレクタ・コンタクト層
   を半絶縁性半導体基板までエッチングする工程とを含む
   ことを特徴とするヘテロ接合バイポーラトランジスタの
   製造方法。
2. （２）半絶縁性半導体基板上に、コレクタ・コンタクト
   層、コレクタ層、ベース層、エミッタ層の主要な半導体
   層が順次積層されているヘテロ接合バイポーラトランジ
   スタと、前記コレクタ・コンタクト層からなるコレクタ
   負荷抵抗とが少なくとも一つ含まれるヘテロ接合バイポ
   ーラトランジスタ回路であって、 前記コレクタ負荷抵抗をなすコレクタ・コンタクト層と
   トランジスタのコレクタ・コンタクト層とが前記半絶縁
   性基板上でつながっており、前記コレクタ負荷抵抗が前
   記ヘテロ接合バイポーラトランジスタに組み込まれてい
   ることを特徴とするヘテロ接合バイポーラトランジスタ
   回路。
3. （３）少なくとも二層以上の配線を有するヘテロ接合バ
   イポーラトランジスタ回路の最下層の配線がヘテロ接合
   バイポーラトランジスタのコレクタと接続するヘテロ接
   合バイポーラトランジスタ回路であって、 前記最下層配線が前記ヘテロ接合バイポーラトランジス
   タのコレクタ電極からなり、直接前記ヘテロ接合バイポ
   ーラトランジスタのコレクタ電極に接続されることを特
   徴とするヘテロ接合バイポーラトランジスタ回路。