JP2002231933A - ヘテロ接合バイポーラトランジスタの製造方法並びにヘテロ接合バイポーラトランジスタ及びそれを含む集積回路 - Google Patents

ヘテロ接合バイポーラトランジスタの製造方法並びにヘテロ接合バイポーラトランジスタ及びそれを含む集積回路

Info

Publication number
JP2002231933A
JP2002231933A JP2001023481A JP2001023481A JP2002231933A JP 2002231933 A JP2002231933 A JP 2002231933A JP 2001023481 A JP2001023481 A JP 2001023481A JP 2001023481 A JP2001023481 A JP 2001023481A JP 2002231933 A JP2002231933 A JP 2002231933A
Authority
JP
Japan
Prior art keywords
base
emitter
bipolar transistor
ohmic electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001023481A
Other languages
English (en)
Inventor
Masaaki Ishimaru
昌晃 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001023481A priority Critical patent/JP2002231933A/ja
Publication of JP2002231933A publication Critical patent/JP2002231933A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 高性能のヘテロ接合バイポーラトランジスタ
を歩留り良く作製できるヘテロ接合バイポーラトランジ
スタの製造方法を提供する。 【解決手段】 半導体基板１０１上にエミッタメサ部１
０５、ベースメサ部１０４，１０３を形成するととも
に、コレクタ層１０３の外側の領域にサブコレクタ層１
０２の表面を露出させる。エミッタオーミック電極１０
９、ベースオーミック電極１１０、コレクタオーミック
電極１１１を形成する。電解メッキにより配線電極１３
９ａ，１３９ｂ，１３９ｃを形成する前に、第１の保護
レジスト１２８を形成する工程と、第２の保護レジスト
１３２を形成する工程とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はヘテロ接合バイポ
ーラトランジスタの製造方法に関する。また、この発明
はヘテロ接合バイポーラトランジスタ及びそれを含む集
積回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】一般
に、ヘテロ接合バイポーラトランジスタを作製する場
合、化合物半導体基板上にサブコレクタ層、コレクタ
層、ベース層およびエミッタ層をこの順にエピタキシャ
ル成長してなるウエハを用い、概して下層になるほど広
い領域を占めるように上記各層をそれぞれ所定のパター
ンレイアウトでエッチングしてメサ構造（島状構造）を
形成する。これとともにエミッタメサ領域、ベースメサ
領域、サブコレクタ層の表面にそれぞれオーミック電極
を形成し、さらにこれらの電極につながる配線を形成す
る。
【０００３】知られているように、この種の素子の性能
向上を図るためには、ベースのオーミック接続をより低
抵抗にすることと、ベースコレクタ容量を低減すること
が重要である。このため、特開平４−１８８６２９号公
報に開示されているように、エミッタメサ部およびその
表面のエミッタオーミック電極のパターンは一方向に細
長いものとされる。ベースメサ部のパターンはエミッタ
メサ部のパターンよりも幅広でエミッタメサ部に沿って
延びるものとされ、また、ベースオーミック電極のパタ
ーンは、ベースメサ部のうちエミッタメサ部の両側には
み出した部分の表面で、エミッタオーミック電極と平行
に延びる細長いものとされる。同公報では、ベースオー
ミック電極上の配線抵抗をさらに低減するために、図１
７に示すように、エミッタオーミック電極３０１、コレ
クタオーミック電極３０２、ベースオーミック電極３０
３を形成後、ベースオーミック電極３０３上に電解メッ
キで配線電極３０４を形成する提案もなされている。
【０００４】しかし、素子の性能向上のために素子の微
細化がより進むと、近接しているエミッタオーミック電
極とベースオーミック電極との間で配線電極同士が短絡
したり、また、ベースメサ部の外周段差やコレクタメサ
部の外周段差で配線電極が断線したりする問題が生じ
る。また、仮にエミッタオーミック電極からの引き出し
配線の形成とベースオーミック電極からの引き出し配線
の形成とを同時に電解メッキで行った場合、より短絡し
やすくなる。このため、素子の歩留りが低下するという
問題がある。
【０００５】また、同公報では、実質上の段差をエミッ
タメサ部３０５のみとするために、素子周辺部３０６で
ベース層３０７、コレクタ層３０８、サブコレクタ層３
０９にイオン注入することによって素子間の電気的な分
離を行っているが、イオン注入による完全な素子分離は
困難である。このため、さらに素子の歩留りが低下す
る。
【０００６】そこで、この発明の目的は、高性能のヘテ
ロ接合バイポーラトランジスタを歩留り良く作製できる
ヘテロ接合バイポーラトランジスタの製造方法を提供す
ることにある。
【０００７】また、この発明の目的は、そのような製造
方法によって作製される高性能のヘテロ接合バイポーラ
トランジスタおよびそれを含む集積回路を提供すること
にある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、この発明のヘテロ接合バイポーラトランジスタの製
造方法は、半導体基板上にサブコレクタ層、コレクタ
層、ベース層およびエミッタ層をこの順にエピタキシャ
ル成長してなるウエハを用い、それぞれフォトリソグラ
フィおよびエッチングを行って、上記エミッタ層からな
り所定パターンを有するエミッタメサ部と、上記ベース
層およびコレクタ層からなり上記エミッタメサ部よりも
広いパターンを有するベースメサ部とを形成するととも
に、上記コレクタ層の外側の領域に上記サブコレクタ層
の表面を露出させる工程と、上記エミッタメサ部の表
面、上記ベースメサ部の表面、上記サブコレクタ層の表
面にそれぞれエミッタオーミック電極、ベースオーミッ
ク電極、コレクタオーミック電極を形成する工程と、上
記基板上に、上記エミッタメサ部および上記ベースメサ
部表面のベースオーミック電極に対応する第１開口と、
上記サブコレクタ層表面のコレクタオーミック電極に対
応する第２開口とを有する第１の保護レジストを形成す
る工程と、上記第１の保護レジストの第１開口を被覆す
るように、上記エミッタメサ部表面のエミッタオーミッ
ク電極に対応する第３開口と、上記ベースメサ部表面の
ベースオーミック電極に対応する第４開口とを有する第
２の保護レジストを形成する工程と、上記基板上の実質
的に全域に給電用導電性膜を形成した上、上記オーミッ
ク電極上の領域に開口を有するマスクレジストを形成
し、電解メッキにより、上記開口内に配線電極を形成す
る工程とを含むことを特徴とする。
【０００９】ヘテロ接合バイポーラトランジスタの性能
を高めるためには、エミッタオーミック電極とベースオ
ーミック電極とが近接したレイアウトにすれば良い。エ
ミッタオーミック電極とベースオーミック電極とが近接
していれば、従来技術の欄で述べたように、エミッタオ
ーミック電極とベースオーミック電極との間で配線電極
同士が短絡するおそれがある。ここで、この発明のヘテ
ロ接合バイポーラトランジスタの製造方法では、電解メ
ッキ前に保護レジスト形成工程を２回含んでいるので、
例えば第２の保護レジストの厚みを薄くして第２保護レ
ジストの寸法精度を高めることができる。これにより、
エミッタオーミック電極とベースオーミック電極との間
で配線電極同士が短絡したり、漏れ電流が生じたりする
のを防止できる。一方、第１の保護レジストの厚みを厚
くしてベースメサ部の外周段差を確実に被覆することが
できる。したがって、ベースメサ部の外周段差で配線電
極が断線するのを防止できる。なお、ベースオーミック
電極とコレクタオーミック電極とは通常は比較的離間し
ている（エミッタオーミック電極とベースオーミック電
極とが近接しているのに比して）ので、第１の保護レジ
ストの厚みを厚くしても寸法精度に問題は生じない。こ
の結果、高性能のヘテロ接合バイポーラトランジスタを
歩留り良く製造することができる。また、素子間を電気
的に分離するために、第１の保護レジストを形成する前
に、フォトリソグラフィおよびエッチングを行って、上
記サブコレクタ層からなり上記ベースメサ部よりも広い
パターンを有するコレクタメサ部を形成した場合でも、
第１の保護レジストでコレクタメサ部の外周段差を被覆
することができる。したがって、コレクタメサ部の外周
段差で配線電極が断線するのを防止できる。この結果、
ヘテロ接合バイポーラトランジスタを歩留り良く製造す
ることができる。
【００１０】一実施形態のヘテロ接合バイポーラトラン
ジスタの製造方法は、上記第１の保護レジストを形成す
る前に、フォトリソグラフィおよびエッチングを行っ
て、上記サブコレクタ層からなり上記ベースメサ部より
も広いパターンを有するコレクタメサ部を形成する工程
を有することを特徴とする。
【００１１】この一実施形態のヘテロ接合バイポーラト
ランジスタの製造方法では、第１の保護レジストでコレ
クタメサ部の外周段差を被覆することができる。したが
って、コレクタメサ部の外周段差で配線電極が断線する
のを防止できる。この結果、ヘテロ接合バイポーラトラ
ンジスタを歩留り良く製造することができる。
【００１２】一実施形態のヘテロ接合バイポーラトラン
ジスタの製造方法は、上記第１の保護レジストの厚みよ
り上記第２の保護レジストの厚みが薄いことを特徴とす
る。
【００１３】この一実施形態のヘテロ接合バイポーラト
ランジスタの製造方法では、第２の保護レジストの厚み
を薄くして第２保護レジストの寸法精度を高める一方、
第１の保護レジストの厚みを厚くしてベースメサ部の外
周段差を確実に被覆することができる。したがって、エ
ミッタオーミック電極とベースオーミック電極との間で
配線電極同士が短絡等したり、ベースメサ部の外周段差
で配線電極が断線したりすることがなくなる。なお、ベ
ースオーミック電極とコレクタオーミック電極とは通常
は比較的離間している（エミッタオーミック電極とベー
スオーミック電極とが近接しているのに比して）ので、
第１の保護レジストの厚みを厚くしても寸法精度に問題
は生じない。この結果、高性能のヘテロ接合バイポーラ
トランジスタを歩留り良く製造することができる。
【００１４】一実施形態のヘテロ接合バイポーラトラン
ジスタの製造方法は、上記第２の保護レジストは上記エ
ミッタメサ部の外周段差を被覆することを特徴とする。
【００１５】この一実施形態のヘテロ接合バイポーラト
ランジスタの製造方法によれば、エミッタオーミック電
極とベースオーミック電極との間で配線電極同士が短絡
するのを防止できる。この結果、高性能のヘテロ接合バ
イポーラトランジスタを歩留り良く製造することができ
る。
【００１６】一実施形態のヘテロ接合バイポーラトラン
ジスタの製造方法は、一つのマスクレジストに少なくと
も上記エミッタオーミック電極上の開口と上記ベースオ
ーミック電極上の開口とを設けて、電解メッキにより、
上記エミッタ配線電極と上記ベース配線電極とを同時に
形成することを特徴とする。
【００１７】この一実施形態のヘテロ接合バイポーラト
ランジスタの製造方法によれば、エミッタ配線電極とベ
ース配線電極とが同時に形成されるので、エミッタ配線
電極とベース配線電極の間隔がレジスト露光機の位置合
わせ誤差でずれることがない。したがって、より均一な
加工が可能となる。また、配線電極を形成する工程が簡
素化される。
【００１８】一実施形態のヘテロ接合バイポーラトラン
ジスタの製造方法は、一つのマスクレジストに上記エミ
ッタオーミック電極上の開口を設けて、電解メッキによ
り上記エミッタ配線電極を形成するとともに、別のマス
クレジストに上記ベースオーミック電極上の開口を設け
て、電解メッキにより上記ベース配線電極を形成するこ
とを特徴とする。
【００１９】配線抵抗を低減するためには配線電極の厚
みを厚くするのが望ましいが、配線電極の厚みを厚くす
ると、エミッタオーミック電極とベースオーミック電極
との間で配線電極同士が短絡する可能性が生じる。ここ
で、この一実施形態のヘテロ接合バイポーラトランジス
タの製造方法では、上記エミッタ配線電極とベース配線
電極のうち先に形成された配線電極が、後の配線電極形
成用のマスクレジストで被覆されるので、エミッタオー
ミック電極とベースオーミック電極との間で配線電極同
士が短絡するのを有効に防止できる。この結果、高性能
のを歩留り良く製造することができる。
【００２０】一実施形態のヘテロ接合バイポーラトラン
ジスタの製造方法は、上記配線電極の少なくとも一つ
が、対応するオーミック電極の実質的に全領域上からこ
のヘテロ接合バイポーラトランジスタの周辺部まで連続
したパターンを有することを特徴とする。
【００２１】この一実施形態のヘテロ接合バイポーラト
ランジスタの製造方法では、上記配線電極の少なくとも
一つが、対応するオーミック電極の実質的に全領域上か
らこのヘテロ接合バイポーラトランジスタの周辺部まで
連続したパターンを有するので、その配線電極の抵抗を
低減できる。したがって、このヘテロ接合バイポーラト
ランジスタの性能を高めることができる。
【００２２】この発明のヘテロ接合バイポーラトランジ
スタは、請求項１乃至７のいずれか一つに記載のヘテロ
接合バイポーラトランジスタの製造方法によって製造さ
れたことを特徴とする。
【００２３】この発明のヘテロ接合バイポーラトランジ
スタは、歩留り良く製造され、高い性能を有する。
【００２４】この発明の集積回路は、請求項１乃至７の
いずれか一つに記載のヘテロ接合バイポーラトランジス
タの製造方法によって製造されたヘテロ接合バイポーラ
トランジスタを含むことを特徴とする。
【００２５】この発明の集積回路は、歩留り良く製造さ
れ、高い性能を有する。
【００２６】
【発明の実施の形態】以下、この発明を実施の形態によ
り詳細に説明する。
【００２７】（第１実施形態）図１から図１２を参照し
て第１実施形態のヘテロ接合バイポーラトランジスタの
製造方法を説明する。
【００２８】この例では概略、ヘテロ接合バイポーラト
ランジスタは、半導体基板上にエピタキシャル成長した
サブコレクタ層、コレクタ層、ベース層およびエミッタ
層（これらを適宜「能動層」と総称する。）を所定のパ
ターンレイアウトで選択的にエッチングしてメサ状（島
状）に残し、そのようなメサ部を加工して作製される。
作製されたヘテロ接合バイポーラトランジスタは、集積
回路の要素として用いられる。
【００２９】以下、具体的にＧａＡｓ基板上にＡｌＧａ
Ａｓ／ＧａＡｓ系のヘテロ接合バイポーラトランジスタ
を作製する例について説明する。
【００３０】図１の断面図に示すように、ＧａＡｓより
なる半絶縁性基板１０１上に、厚さ１．０μｍのｎ型Ｇ
ａＡｓサブコレクタ層１０２と、厚さ０．８μｍのｎ型
ＧａＡｓコレクタ層１０３と、厚さ０．１μｍのｐ型Ｇ
ａＡｓベース層１０４と、このベース層側よりｎ型Ａｌ
ＧａＡｓ、ｎ型ＧａＡｓ、ｎ型ＩｎＧａＡｓを順次積層
してなる合計厚さ０．４μｍのエミッタ層１０５とを、
この順にエピタキシャル成長してなるウエハを用意す
る。エミッタ層１０５に含まれたｎ型ＧａＡｓ、ｎ型Ｉ
ｎＧａＡｓは、このエミッタ層上に形成されるエミッタ
電極を低抵抗にオーミック接合するための層である。な
お、エミッタ層１０５は、このようなオミック接合用の
層以外に、場合によっては素子の安定化のためのバラス
ト抵抗層、ベース表面を保護するために残す保護層、選
択エッチングを行うためのストッパ層、また、それらの
層の間を電位的な障壁を防止するために挿入する組成グ
レーディッド層等を加えた多層構造とすることも可能で
ある。
【００３１】上記各エピタキシャル層を形成した半導体
ウエハ上のエミッタメサ領域１０６、ベースメサ領域１
０７、コレクタメサ領域１０８に対し順次フォトレジス
トマスクを形成し、順次エッチングを行って、エミッタ
層１０５からなり所定パターンを有するエミッタメサ部
と、ベース層１０４およびコレクタ層１０３からなりエ
ミッタメサ部よりも広いパターンを有するベースメサ部
と、サブコレクタ層１０２からなりベースメサ部よりも
広いパターンを有するコレクタメサ部とを形成する。な
お、以下では、各材料層と同じ符号を用いて、エミッタ
メサ部を符号１０５、ベースメサ部を符号１０４，１０
３、コレクタメサ部を符号１０２で表すものとする。
【００３２】ここで、エミッタメサ部１０５を形成する
ときは、エミッタメサ領域１０６の外側の領域に対し
て、エミッタ層表面からベース層側のｎ型ＡｌＧａＡｓ
層を一部残すところまでエッチングを行う。一部残され
たｎ型ＡｌＧａＡｓ層は、ベース層のための表面保護層
として働く。ベースメサ部１０４，１０３を形成すると
きは、ベースメサ領域１０７の外側の領域に対して、上
記表面保護層からベース層、コレクタ層を除去してサブ
コレクタ層の表面を露出させるまでエッチングを行う。
コレクタメサ部１０２を形成するときは、コレクタメサ
領域１０８の外側の領域に対して、サブコレクタ層の表
面から基板１０１の表面が露出するまでエッチングを行
う。エミッタメサ部１０５、ベースメサ部１０４，１０
３、コレクタメサ部１０２の外周には、それぞれ外周段
差としてのエミッタメサ段差１２５、ベースメサ段差１
２６、コレクタメサ段差１２７が形成される。
【００３３】次に、エミッタメサ部１０５の表面、ベー
スメサ部１０４の表面、サブコレクタ層１０２の表面
に、それぞれエミッタオーミック電極１０９、一対のベ
ースオーミック電極１１０、一対のコレクタオーミック
電極１１１を形成する。具体的には、ウエハ上に各オー
ミック電極１０９，１１０，１１１のパターンに対応し
た開口を有するフォトレジストマスク（図示せず）を設
け、その上からそれぞれのオーミック電極の材料を蒸着
して形成する。
【００３４】図２の平面図に示すように、エミッタメサ
部１０５およびその表面のエミッタオーミック電極１０
９のパターンは、一方向（図２における縦方向）に細長
い矩形状のものとされている。ベースメサ部１０４のパ
ターンはエミッタメサ部１０５のパターンよりも幅広の
矩形状のものとされ、さらに、コレクタメサ部１０２の
パターンはベースメサ部１０４よりも幅広の矩形状のも
のとされている。ベースオーミック電極１１０のパター
ンは、ベースメサ部１０４のうちエミッタメサ部１０５
の両側にはみ出した部分の表面を、それぞれエミッタオ
ーミック電極１０９と平行に延びる細長い矩形状のもの
とされている。コレクタオーミック電極１１１のパター
ンは、サブコレクタ層１０２のうちベースメサ部１０４
の両側にはみ出した部分の表面を、それぞれベースオー
ミック電極１１０と平行に延びる幅広の矩形状のものと
されている。
【００３５】この例では、エミッタオーミック電極１０
９の幅１２１を１μｍ、長さ１２４を３０μｍに設定す
るとともに、ベースオーミック電極１１０の幅１２２を
１μｍ、長さ１２４を３０μｍに設定している。エミッ
タオーミック電極１０９とベースオーミック電極１１０
との間隔１２３を１．５μｍに設定している。このよう
にエミッタオーミック電極１０９とベースオーミック電
極１１０とを近接させているので、ベースのオーミック
接続をより低抵抗にするとともにベースコレクタ容量を
低減することができる。また、エミッタオーミック電極
１０９やベースオーミック電極１１０に比してコレクタ
オーミック電極１１１を大面積に設定しているので、コ
レクタのシリーズ抵抗を低減することができる。この結
果、作製されるヘテロ接合バイポーラ型トランジスタを
高性能にすることができる。
【００３６】次に、この上にフォトレジストを塗布し、
露光、現像を行うことで、図３中に斜線を施して示すよ
うに、第１の保護レジスト１２８を形成する。この第１
の保護レジスト１２８のパターンは、エミッタメサ部１
０５およびベースメサ部表面のベースオーミック電極１
１０に対応する第１開口１２９と、サブコレクタ層表面
のコレクタオーミック電極１１１に対応する一対の第２
開口１３０とを有し、ベースメサ段差１２６、コレクタ
メサ段差１２７を含む残りの領域全域を被覆するもので
ある。
【００３７】次に、図４（図３における中央部１３１で
の断面に相当する。）に示すように、熱処理を行って第
１の保護レジスト１２８の粘性を低下させ、丸みを帯び
た断面形状にする。この例では、第１の保護レジスト１
２８の厚みを約２ミクロンに設定して、第１の保護レジ
スト１２８によってベースメサ段差１２６、コレクタメ
サ段差１２７を滑らかに確実に被覆する。
【００３８】なお、第１の保護レジスト１２８はベース
メサ段差１２６、コレクタメサ段差１２７の全周を被覆
することが好ましいが、ベースメサ段差１２６、コレク
タメサ段差１２７のうち配線電極（後述する）が通る部
分のみを被覆するようなパターンを有することも可能で
ある。
【００３９】続いて、この上に再度フォトレジストを塗
布し、露光、現像を行うことで、図５中に斜線を施して
示すように、第２の保護レジスト１３２を形成する。こ
の第２の保護レジスト１３２は、エミッタメサ部１０５
表面のエミッタオーミック電極１０９に対応する第３開
口１４３と、ベースメサ部表面のベースオーミック電極
１１０に対応する一対の第４開口１４４とを有し、エミ
ッタメサ段差１２５を含む第１開口１２９内の残りの領
域全域を被覆するものである。
【００４０】次に、図６（図５における中央部１３６で
の断面に相当する。）に示すように、熱処理を行って第
２の保護レジスト１３２の粘性を低下させ、丸みを帯び
た断面形状にする。この例では、第２の保護レジスト１
３２の厚みを、第１の保護レジスト１２８の厚みよりも
薄い約１ミクロンに設定して、第２の保護レジスト１３
２の寸法精度を高めるようにしている。特に、エミッタ
メサ部１０５の周辺は、エミッタオーミック電極１０９
とベースオーミック電極１１０とが近接して微細な形状
となることから、０．５μｍ以上かつ１．５μｍ未満の
薄いレジストを用いるのが望ましい。これにより、第２
の保護レジスト１３２によって確実にエミッタメサ段差
１２５を被覆することができる。
【００４１】なお、第２の保護レジスト１３２の周辺部
分１３５が第１の保護レジスト１２８上に重なることは
何ら問題が無い。むしろ、第２の保護レジスト１３２の
パターンを拡張して第１の保護レジスト１２８の全域上
に重ねても良い。
【００４２】次に図７に示すように、この上に実質的に
全域に、チタン、金を順次蒸着して、給電用導電性膜１
３７を形成する。このとき、第１の保護レジスト１２８
および第２の保護レジスト１３２が熱処理によって丸み
を帯びた形状となっているので、導電性薄膜１３７が断
線することなく全面を均一に被覆することができる。
【００４３】なお、導電性膜１３７のうち後の工程で配
線電極領域（図１２中に斜線を施して示す）以外の領域
に存する部分は除去されるが、配線電極領域では、導電
性膜１３７が残って配線電極の一部を構成する。したが
って、給電用導電性膜１３７の材料としては、低抵抗の
金を主体とした材料が好ましい。
【００４４】次に、図８の断面図に示すように、この上
にフォトレジストを塗布し、露光、現像を行うことで、
マスクレジスト１３８を形成する。このマスクレジスト
１３８のパターンは、各オーミック電極１０９，１１
０，１１１上にそれぞれ開口１４６，１４７，１４８を
有するものである。このとき、第２の保護レジスト１３
２の厚みを薄くしてマスクレジスト１３８の開口周辺の
段差を小さくしているので、マスクレジスト１３８の寸
法精度を向上させることができる。
【００４５】次に、電解メッキ用の電極（図示せず）を
ウエハ周辺で給電用導電性膜１３７に接触させ、ウエハ
をメッキ用電解液中に浸漬した状態で通電する。これに
より、図９に示すように、マスクレジスト１３８の開口
１４６，１４７，１４８に露出した給電用導電性膜１３
７上に金属を析出させて、エミッタ配線電極１３９ａ、
ベース配線電極１３９ｂ、コレクタ配線電極１３９ｃを
形成する。
【００４６】次に、図１０に示すように、マスクレジス
ト１３８を除去する。続いて、導電性膜１３７のうち配
線電極領域以外の領域に存する部分をエッチングして除
去して、エミッタ配線電極１３９ａ、ベース配線電極１
３９ｂ、コレクタ配線電極１３９ｃを互いに電気的に分
離する。
【００４７】最後に、第１の保護レジスト１２８および
第２の保護レジスト１３２を、酸素を含むプラズマを用
いてアッシングして、あるいは、有機溶剤を用いて溶解
して除去する。これにより、図１１に示すような断面構
造および図１２に示すような平面レイアウトを有するヘ
テロ接合バイポーラ型トランジスタを完成させる。
【００４８】図１２に示すように、平面的には、エミッ
タ配線電極１３９ａ、ベース配線電極１３９ｂ、コレク
タ配線電極１３９ｃは、それぞれエミッタオーミック電
極１０９、ベースオーミック電極１１０、コレクタオー
ミック電極１１１の略全域を覆い、各オーミック電極の
ところからコレクタメサ段差１２７の外側の配線接続部
１４０、１４１、１４２までそれぞれ連続的に延在して
いる。このように、配線電極をオーミック電極の実質的
に全域から素子の外部へ連続して引き出すことで、配線
抵抗を低減でき、素子性能をより向上させることができ
る。
【００４９】なお、それぞれの配線接続部１４０、１４
１、１４２を、より広い面積の形状として、素子をパッ
ケージに実装する際のワイヤボンド接続部、または、フ
リップチップ実装用バンプの形成部としても良い。
【００５０】あるいは、配線接続部１４０、１４１、１
４２を延長して集積回路の配線へ接続することで、ヘテ
ロ接合バイポーラトランジスタの性能を劣化させること
なく集積回路を構成することができる。
【００５１】このように、このヘテロ接合バイポーラト
ランジスタの製造方法では、電解メッキ前に保護レジス
ト形成工程を２回含んでいるので、第２の保護レジスト
１３２の厚みを薄くして第２保護レジストの寸法精度を
高めることができる。したがって、エミッタオーミック
電極１０９とベースオーミック電極１１０との間で配線
電極同士が短絡したり、漏れ電流が生じたりするのを防
止できる。一方、第１の保護レジスト１２８の厚みを厚
くしてベースメサ段差１２６やコレクタメサ段差１２７
を確実に被覆することができる。したがって、ベースメ
サ段差１２６やコレクタメサ段差１２７で配線電極が断
線するのを防止できる。なお、ベースオーミック電極１
１０とコレクタオーミック電極１１１とは比較的離間し
ている（エミッタオーミック電極１０９とベースオーミ
ック電極１１０とが近接しているのに比して）ので、第
１の保護レジスト１２８の厚みを厚くしても寸法精度に
問題は生じない。この結果、高性能のヘテロ接合バイポ
ーラトランジスタを歩留り良く製造することができる。
【００５２】また、この例では、一つのマスクレジスト
１３８に各オーミック電極１０９，１１０，１１１に対
応する開口１４６，１４７，１４８を設け、電解メッキ
により、各オーミック電極１０９，１１０，１１１を同
時に形成している。したがって、問題となるエミッタ配
線電極１３９ａとベース配線電極１３９ｂとの間の間隔
が、レジスト露光機の位置合わせ誤差によってずれるこ
とがない。したがって、より均一な加工が可能となり、
さらに歩留りを高めることができる。また、配線電極を
形成する工程が簡素化される。
【００５３】（第２実施形態）次に、第２実施形態のヘ
テロ接合バイポーラトランジスタの製造方法を説明す
る。
【００５４】この例では、図１から図７までを用いて説
明したメサ部の形成工程から給電用導電性膜の形成工程
までは第１実施形態と同様に進める。
【００５５】給電用導電性膜１３７の形成後、この上に
フォトレジストを塗布し、露光、現像を行うことで、図
１３中に示すように、給電用導電性膜１３７上に第１の
マスクレジスト１５１を形成する。この第１のマスクレ
ジスト１５１のパターンは、エミッタオーミック電極１
０９、コレクタオーミック電極１１１上にそれぞれ開口
１５７，１５９を有し、ベースオーミック電極１１０上
を被覆するものである。
【００５６】次に、電解メッキ用の電極（図示せず）を
ウエハ周辺で給電用導電性膜１３７に接触させ、ウエハ
をメッキ用電解液中に浸漬した状態で通電する。これに
より、図１３中に示すように、第１のマスクレジスト１
５１の開口１５７，１５９に露出した給電用導電性膜１
３７上に金属を析出させて、エミッタ配線電極１５２、
コレクタ配線電極１５３を形成する。
【００５７】次に、第１のマスクレジスト１５１を除去
する。続いて、この上にフォトレジストを塗布し、露
光、現像を行うことで、図１４中に示すように、給電用
導電性膜１３７上に第２のマスクレジスト１５４を形成
する。この第２のマスクレジスト１５４のパターンは、
ベースオーミック電極１１０上に開口１５８を有し、エ
ミッタオーミック電極１０９、コレクタオーミック電極
１１１上をそれぞれ被覆するものである。
【００５８】次に、電解メッキ用の電極（図示せず）を
ウエハ周辺で給電用導電性膜１３７に接触させ、ウエハ
をメッキ用電解液中に浸漬した状態で通電する。これに
より、図１４中に示すように、第２のマスクレジスト１
５４の開口１５８に露出した給電用導電性膜１３７上に
金属を析出させて、ベース配線電極１５５を形成する。
【００５９】次に、第２のマスクレジスト１５４を除去
する。以降は第１実施形態と同様に、導電性膜１３７の
うち配線電極領域以外の領域に存する部分をエッチング
して除去して、各配線電極１５２，１５３，１５５を互
いに電気的に分離する。さらに、第１の保護レジスト１
２８および第２の保護レジスト１３２を除去する。これ
により、図１１に示すような断面構造および図１２に示
すような平面レイアウトを有するヘテロ接合バイポーラ
型トランジスタを完成させる。
【００６０】この第２実施形態によれば、第１実施形態
と同様に、電解メッキ前に保護レジスト形成工程を２回
含んでいるので、高性能のヘテロ接合バイポーラトラン
ジスタを歩留り良く製造することができる。
【００６１】しかも、この第２実施形態では、問題とな
るエミッタ配線電極１５２とベース配線電極１５３のう
ち先に形成されたエミッタ配線電極１５２が、後のベー
ス配線電極形成用のマスクレジスト１５４で被覆される
ので、エミッタオーミック電極１０９とベースオーミッ
ク電極１１０との間で配線電極同士が短絡するのを有効
に防止できる。この結果、高性能のヘテロ接合バイポー
ラトランジスタをさらに歩留り良く製造することができ
る。この効果は、配線電極の厚みを大きくするためにマ
スクレジストに厚膜レジストを用いて解像度が低下して
しまう場合に、特に有効である。
【００６２】なお、第１のマスクレジスト１５１にエミ
ッタオーミック電極上の開口１５７に代えてベースオー
ミック電極上の開口１５８を設けるとともに、ベースオ
ーミック電極への配線の開口形状を形成し、第２のマス
クレジスト１５４にベースオーミック電極上の開口１５
８に代えてエミッタオーミック電極上の開口１５７を形
成することで、問題となるエミッタ配線電極１５２とベ
ース配線電極１５３との形成順序を反転させることも可
能である。その場合も同様に、エミッタオーミック電極
１０９とベースオーミック電極１１０との間で配線電極
同士が短絡するのを有効に防止できる。
【００６３】また、エミッタオーミック電極１０９やベ
ースオーミック電極１１０への配線であるがそのような
微細な形状のオーミック電極から離れた部分や、配線寸
法や配線間隔の大きな部分、あるいは、コレクタオーミ
ック電極１１１ヘの配線等は、上記２回の電極形成工程
のどちらで形成されても構わない。さらに、上記２回の
電極形成工程の両方で電極を重ねて形成することで、厚
みが厚い低抵抗の配線電極を形成することもできる。
【００６４】上述の第１実施形態及び第２実施形態で
は、ＧａＡｓ基板上にＡｌＧａＡｓ／ＧａＡｓ系のヘテ
ロ接合バイポーラトランジスタを作製するものとした
が、当然ながら、これに限られるものではない。この発
明は、微細なエミッタオーミック電極やベースオーミッ
ク電極への配線形成工程に特徴を有するものであり、メ
サ部を有する全てのヘテロ接合バイポーラトランジスタ
に適用が可能である。
【００６５】例えば、ＧａＡｓ基板上であっても、エミ
ッタ層の一部にＧａＩｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎ
ＡｓＰ等、Ｉｎや燐を含む材料を用いる場合もある。
【００６６】また、ベース層にＡｌＧａＡｓ、ＩｎＧａ
Ａｓ、あるいはそのＡｌやＩｎの組成を厚さ方向に傾斜
（グレーディッド）させたものを用いる場合もある。
【００６７】また、ベース層とコレクタ層の組成をかえ
てエミッタベース間と、ベースコレクタ間の両方をヘテ
ロ構造にする場合もある。
【００６８】ＧａＡｓ基板以外では、ＩｎＰ基板上で、
エピタキシャル層にＩｎＧａＡｓ、ＩｎＡｌＡｓや、Ｉ
ｎＰ等を主として用いる場合もある。
【００６９】あるいは、ＧａＮ、ＡｌＧａＮ等の窒化物
系の材料、Ｓｉ、ＳｉＧｅ等の材料を用いることも可能
である。
【００７０】また、図１中に示した各メサ部１０２，１
０３，１０５は、それらを構成する材料層が互いに選択
的にエッチングされた場合は、層の一部が張り出した形
状となることがある。例えば、ベース層１０４がＩｎＧ
ａＡｓからなり、コレクタ層１０３がＩｎＡｌＡｓから
なる場合は、図１５（ａ）に示すように、ベース層１０
４の周縁部２０１がコレクタ層１０３よりも外側へ張り
出した形状となる。あるいは、前述のベース表面保護層
にＩｎＧａＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡｌＰ等の燐
を含んだ材料を用いた場合は、図１５（ｂ）に示すよう
に、表面保護層２０２の周縁部２０３がベース層１０
４、コレクタ層１０３よりも外側へ張り出した形状とな
る。
【００７１】このように、メサ部１０２，１０３，１０
５に張り出し部２０１、２０３がある場合は、仮に図
３、図４中に示した第１の保護レジスト１２８形成時に
おけるレジストの塗布厚が薄いと、張り出し部２０１，
２０３の下部または近傍にレジストが塗布されない部分
が生じたり、張り出し部２０１，２０３の先端が現像時
に露出してしまう可能性がある。このため、第１の保護
レジスト１２８の厚みは１．５μｍ以上であるのが好ま
しい。
【００７２】また、図１６に示すように、サブコレクタ
層１０２のうち素子周辺に相当する部分２０４にイオン
注入することによって素子間の電気的な分離を行う場合
は、コレクタメサ段差１２７の形成が省略される。その
場合でも、図３、図４中に示した第１の保護レジスト１
２８は、既に述べたのと同じ形状にするのが好ましい。
【００７３】また、上記製造方法により、例えばメサ段
差を配線が横切る部分（図１１の１５６等）では、配線
電極がメサ段差を超えて浮き上がったブリッジ状（橋
状）の構造となる。ここで、第１の保護レジスト１２８
あるいは、場所によっては第２の保護レジスト１３２を
残して、ブリッジ状部分１５６の強度を補強しても良
い。
【００７４】また、上記製造方法中では、露出した半導
体表面部分を被覆する絶縁膜の形成については説明をし
ていないが、実際には、必要に応じて各工程の間で絶縁
膜を形成することが好ましい。その場合は、その絶縁膜
を部分的にエッチングして、電極などの各材料が相互に
接するコンタクトホールを形成する。それにより、半導
体表面が工程中も含めて必要以上に露出するのを避ける
ことができる。
【００７５】
【発明の効果】以上より明らかなように、この発明のヘ
テロ接合バイポーラトランジスタの製造方法によれば、
高性能のヘテロ接合バイポーラトランジスタを歩留り良
く作製できる。
【００７６】また、この発明のヘテロ接合バイポーラト
ランジスタおよびそれを含む集積回路は、歩留り良く製
造され、高い性能を有する。
【図面の簡単な説明】
【図１】 この発明の第１実施形態のヘテロ接合バイポ
ーラトランジスタの製造方法におけるメサ部、オーミッ
ク電極の形成工程を説明するための断面図である。
【図２】 形成されたオーミック電極の平面的な配置を
説明するための平面図である。
【図３】 上記製造方法における第１の保護レジストの
形成工程を説明するための平面図である。
【図４】 上記製造方法における第１の保護レジストの
形成工程を説明するための断面図である。
【図５】 上記製造方法における第２の保護レジストの
形成工程を説明するための平面図である。
【図６】 上記製造方法における第２の保護レジストの
形成工程を説明するための断面図である。
【図７】 上記製造方法における給電用導電性膜の形成
工程を説明するための断面図である。
【図８】 上記製造方法におけるマスクレジストの形成
工程を説明するための断面図である。
【図９】 上記製造方法における電解メッキによる配線
電極の形成工程を説明するための断面図である。
【図１０】 上記製造方法におけるマスクレジスト、給
電用導電性膜の除去工程を説明するための断面図であ
る。
【図１１】 作製されたヘテロ接合バイポーラトランジ
スタの構造を示す断面図である。
【図１２】 作製されたヘテロ接合バイポーラトランジ
スタの構造を示す平面図である。
【図１３】 第２実施形態のヘテロ接合バイポーラトラ
ンジスタの製造方法における第１のマスクレジストと配
線電極の形成工程を説明するための断面図である。
【図１４】 上記製造方法における第２のマスクレジス
トと配線電極の形成工程を説明するための断面図であ
る。
【図１５】 メサ部を構成する材料層が互いに選択的に
エッチングされた場合のメサ部の形状を説明するための
断面図である。
【図１６】 サブコレクタ層のうち素子周辺に相当する
部分にイオン注入することによって素子間の電気的な分
離を行う工程を説明するための断面図である。
【図１７】 従来の製造方法により作製されたヘテロ接
合バイポーラトランジスタを説明するための断面図であ
る。
【符号の説明】
１０２ サブコレクタ層 １０３ コレクタ層 １０４ ベース層 １０５ エミッタ層 １２５ エミッタメサ段差 １２８ 第１の保護レジスト １３２ 第２の保護レジスト １３７ 給電用導電性膜 １３８ マスクレジスト １２６ ベースメサ段差 １２７ コレクタメサ段差 １３９ａ エミッタ配線電極 １３９ｂ ベース配線電極 １５１ 第１のマスクレジスト １５４ 第２のマスクレジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/06 Ｆターム(参考） 4M104 AA03 AA04 AA05 AA07 BB14 CC01 DD34 DD52 DD63 FF03 FF13 FF17 GG06 HH13 HH16 HH20 5F003 AP02 BA11 BA92 BB05 BC08 BE05 BE90 BF06 BH01 BH08 BH11 BH16 BH18 BH99 BM02 BM03 BP32 BP96 BS07 BS08 5F033 GG02 HH13 HH18 JJ01 JJ13 JJ18 KK01 MM05 MM08 MM13 NN03 NN07 PP19 PP27 PP33 QQ09 QQ37 RR30 VV00 XX02 XX08 XX31 5F082 AA08 BA35 BA47 BA48 BC03 CA02 CA03 DA02 DA03 EA12 EA18 EA23 EA42 GA02

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にサブコレクタ層、コレク
    タ層、ベース層およびエミッタ層をこの順にエピタキシ
    ャル成長してなるウエハを用い、それぞれフォトリソグ
    ラフィおよびエッチングを行って、上記エミッタ層から
    なり所定パターンを有するエミッタメサ部と、上記ベー
    ス層およびコレクタ層からなり上記エミッタメサ部より
    も広いパターンを有するベースメサ部とを形成するとと
    もに、上記コレクタ層の外側の領域に上記サブコレクタ
    層の表面を露出させる工程と、 上記エミッタメサ部の表面、上記ベースメサ部の表面、
    上記サブコレクタ層の表面にそれぞれエミッタオーミッ
    ク電極、ベースオーミック電極、コレクタオーミック電
    極を形成する工程と、 上記基板上に、上記エミッタメサ部および上記ベースメ
    サ部表面のベースオーミック電極に対応する第１開口
    と、上記サブコレクタ層表面のコレクタオーミック電極
    に対応する第２開口とを有する第１の保護レジストを形
    成する工程と、 上記第１の保護レジストの第１開口を被覆するように、
    上記エミッタメサ部表面のエミッタオーミック電極に対
    応する第３開口と、上記ベースメサ部表面のベースオー
    ミック電極に対応する第４開口とを有する第２の保護レ
    ジストを形成する工程と、 上記基板上の実質的に全域に給電用導電性膜を形成した
    上、上記オーミック電極上の領域に開口を有するマスク
    レジストを形成し、電解メッキにより、上記開口内に配
    線電極を形成する工程とを含むことを特徴とするヘテロ
    接合バイポーラトランジスタの製造方法。
  2. 【請求項２】 請求項１に記載のヘテロ接合バイポーラ
    トランジスタの製造方法において、 上記第１の保護レジストを形成する前に、フォトリソグ
    ラフィおよびエッチングを行って、上記サブコレクタ層
    からなり上記ベースメサ部よりも広いパターンを有する
    コレクタメサ部を形成する工程を有することを特徴とす
    るヘテロ接合バイポーラトランジスタの製造方法。
  3. 【請求項３】 請求項１または２に記載のヘテロ接合バ
    イポーラトランジスタの製造方法において、 上記第１の保護レジストの厚みより上記第２の保護レジ
    ストの厚みが薄いことを特徴とするヘテロ接合バイポー
    ラトランジスタの製造方法。
  4. 【請求項４】 請求項３に記載のヘテロ接合バイポーラ
    トランジスタの製造方法において、 上記第２の保護レジストは上記エミッタメサ部の外周段
    差を被覆することを特徴とするヘテロ接合バイポーラト
    ランジスタの製造方法。
  5. 【請求項５】 請求項１乃至４のいずれか一つに記載の
    ヘテロ接合バイポーラトランジスタの製造方法におい
    て、 一つのマスクレジストに少なくとも上記エミッタオーミ
    ック電極上の開口と上記ベースオーミック電極上の開口
    とを設けて、電解メッキにより、上記エミッタ配線電極
    と上記ベース配線電極とを同時に形成することを特徴と
    するヘテロ接合バイポーラトランジスタの製造方法。
  6. 【請求項６】 請求項１乃至４のいずれか一つに記載の
    ヘテロ接合バイポーラトランジスタの製造方法におい
    て、 一つのマスクレジストに上記エミッタオーミック電極上
    の開口を設けて、電解メッキにより上記エミッタ配線電
    極を形成するとともに、別のマスクレジストに上記ベー
    スオーミック電極上の開口を設けて、電解メッキにより
    上記ベース配線電極を形成することを特徴とするヘテロ
    接合バイポーラトランジスタの製造方法。
  7. 【請求項７】 請求項１乃至６のいずれか一つに記載の
    ヘテロ接合バイポーラトランジスタの製造方法におい
    て、 上記配線電極の少なくとも一つが、対応するオーミック
    電極の実質的に全領域上からこのヘテロ接合バイポーラ
    トランジスタの周辺部まで連続したパターンを有するこ
    とを特徴とするヘテロ接合バイポーラトランジスタの製
    造方法。
  8. 【請求項８】 請求項１乃至７のいずれか一つに記載の
    ヘテロ接合バイポーラトランジスタの製造方法によって
    製造されたことを特徴とするヘテロ接合バイポーラトラ
    ンジスタ。
  9. 【請求項９】 請求項１乃至７のいずれか一つに記載の
    ヘテロ接合バイポーラトランジスタの製造方法によって
    製造されたヘテロ接合バイポーラトランジスタを含むこ
    とを特徴とする集積回路。
JP2001023481A 2001-01-31 2001-01-31 ヘテロ接合バイポーラトランジスタの製造方法並びにヘテロ接合バイポーラトランジスタ及びそれを含む集積回路 Pending JP2002231933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001023481A JP2002231933A (ja) 2001-01-31 2001-01-31 ヘテロ接合バイポーラトランジスタの製造方法並びにヘテロ接合バイポーラトランジスタ及びそれを含む集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001023481A JP2002231933A (ja) 2001-01-31 2001-01-31 ヘテロ接合バイポーラトランジスタの製造方法並びにヘテロ接合バイポーラトランジスタ及びそれを含む集積回路

Publications (1)

Publication Number Publication Date
JP2002231933A true JP2002231933A (ja) 2002-08-16

Family

ID=18888760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001023481A Pending JP2002231933A (ja) 2001-01-31 2001-01-31 ヘテロ接合バイポーラトランジスタの製造方法並びにヘテロ接合バイポーラトランジスタ及びそれを含む集積回路

Country Status (1)

Country Link
JP (1) JP2002231933A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581155A (zh) * 2023-07-13 2023-08-11 常州承芯半导体有限公司 异质结双极晶体管结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581155A (zh) * 2023-07-13 2023-08-11 常州承芯半导体有限公司 异质结双极晶体管结构及其形成方法
CN116581155B (zh) * 2023-07-13 2023-10-27 常州承芯半导体有限公司 异质结双极晶体管结构及其形成方法

Similar Documents

Publication Publication Date Title
TWI757522B (zh) 雙極性電晶體及高頻功率放大模組
US7378690B2 (en) Method for forming patterns on a semiconductor device using a lift off technique
CN115714137A (zh) 异质结双极晶体管结构及其形成方法
US20070243689A1 (en) Semiconductor device having semiconductor and base contact pad mesa portions
CN115621125A (zh) 异质结双极晶体管结构的形成方法
JP2002231933A (ja) ヘテロ接合バイポーラトランジスタの製造方法並びにヘテロ接合バイポーラトランジスタ及びそれを含む集積回路
JP2004363322A (ja) ヘテロ接合バイポーラトランジスタ
JP2007273538A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2004327904A (ja) バイポーラトランジスタおよびその製造方法
US7030429B2 (en) Hetero-junction bipolar transistor and the method for producing the same
JP3179087B2 (ja) 半導体装置とその製造方法
CN113921598B (zh) 一种hbt器件的金属连线方法
JP4872222B2 (ja) ヘテロ接合型バイポーラトランジスタの製造方法
CN209785942U (zh) 异质接面双极性晶体管
KR100205018B1 (ko) 이종접합 트랜지스터의 베이스층을 이용한 커패시터의제조방법
JP3789758B2 (ja) トランジスタの製造方法、並びにトランジスタおよび集積回路
JP2576165B2 (ja) バイポーラトランジスタの製造方法
JP3279269B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP3244795B2 (ja) 半導体装置の製造方法
KR100211941B1 (ko) 평탄화된 이종접합 쌍극자 소자의 제조방법
JPH11307552A (ja) 半導体素子
JPH10261651A (ja) 化合物半導体装置及びその製造方法
KR980012111A (ko) 기어형 이종접합 바이폴라 트랜스터의 제조 방법
JPH02116135A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2000031159A (ja) 半導体素子の製造方法