JPH10261651A - 化合物半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 メサアイソレーションのデバイス構造の半導
体装置において、メサ端部でゲート電極とチャンネルと
の接触部を除去し、リーク電流の発生およびゲート耐圧
の低下を防止する。 【解決手段】 ゲートパッド電極１０をメサ部６に形成
して、ゲートパッド電極１０からメサ部６と同層レベル
のリセス部５にゲート電極７を延在させ、そのゲート電
極終端部をメサ端部１９で止めるメサアイソレーション
の化合物半導体装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、化合物半導体に関
する。特に、メサ分離を有する電解効果型化合物半導体
装置に関する。

【０００２】

【従来の技術】従来、メサ分離は半導体素子をメサ状に
残して周囲をメサエッチングで除去することにより、各
メサ内の活性領域を分離し、半導体素子間の電気的つな
がりを分離するものである。

【０００３】特公平３−６６１３５公報にはこのような
メサアイソレーションのデバイス構造が開示されてい
る。図７の断面図は、従来によるメサアイソレーション
のデバイス構造の断面を示す。図において、メサアイソ
レーションのデバイスは、半絶縁性基板５１の上にバッ
ファ層５２を形成し、その上に電子走行層５３と電子供
給層５４とをエピタキシャルに成長させている。基板５
１は半絶縁性ＧａＡｓであり、電子走行層５３はｉ型Ｇ
ａＡｓ層、電子供給層５４はｎ型ＡｌＧａＡｓで形成さ
れている。これらの各層を形成した後、メサエッチング
によって、メサ構造６２を残し周囲の部分を除去する。
その後、ソース電極５８、ドレイン電極５９、及び、シ
ョットキ電極からなるゲート電極５７を形成していた。

【０００４】図８の平面図は、上記メサアイソレーショ
ンのデバイス構造の平面を示す。図において、メサアイ
ソレーションのデバイス構造のメサ構造６２は、平面よ
り突出している部分である。この略中央部分にゲート電
極５７がメサ構造６２を横断して形成され、その一端は
ゲート電極パッド５７ａから延在している。このゲート
電極５７を挟んで図中上下にオーミック電極であるソー
ス電極５８及びドレイン電極５９が形成されている。な
お、ソース電極５８及びドレイン電極５９のオーミック
接触を補助するため、これら電極の下にドープ領域を設
けることも提案されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記化
合物半導体装置は、ゲート電極５７と電子走行層５３と
が接触するために、ゲート電極の耐圧が低下、もしく
は、リーク電流が大きいという欠点があった。

【０００６】また、上記欠点を解消するために、メサ段
部に露出する活性層とメサ段差部を横切る電極との電気
的リークを阻止するため、メサ段差側壁部分に高抵抗層
を設けて、電気的リークを押さえることも考えられる
が、製造工程が増加するとともに、メサ部の面積が増大
する結果、半導体装置の歩留まりが低下するという欠点
があった。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に１番目の発明によれば、メサエッチングで半導体基板
平面から突出して形成させるメサ構造と、このメサ構造
表面に形成されるソース電極及びドレイン電極と、この
メサ構造の略中央部を横断する溝部に配置されるゲート
電極と、を有する化合物半導体装置であって、メサ構造
はソース、ドレイン及びゲート電極を形成する活性領域
と、溝部から延在するゲートパッド領域とを有し、この
ゲートパッド領域に形成されたゲートパッドからゲート
電極を延在させたことにある。

【０００８】また、２番目の発明では上記課題を解決す
るために、１番目の発明において、ゲート電極と平行に
延びるソース、ドレイン電極の一辺と、ゲートパッドか
ら延在するゲート電極とをメサ構造の活性領域縁部で終
端させることにある。

【０００９】さらに、３番目の発明では上記課題を解決
するために、基板上に形成した半導体装置をメサエッチ
ングによって分離する化合物半導体装置の製造方法にお
いて、分離した半導体装置は、電解効果トランジスタの
ソース、ドレイン及びゲート電極が形成される活性領域
と、当該ゲート電極が延在するゲートパッド領域とを含
むことにある。

【００１０】また、４番目の発明では上記課題を解決す
るために、３番目の発明において、ゲート電極と平行に
延びるソース、ドレイン電極の一辺と、ゲートパッド領
域から延在するゲート電極とを活性領域縁部でエッチン
グして除去することにある。

【００１１】

【作用】上記構成を有するこの発明においては、ゲート
電極が活性領域上のゲートパッド領域に延在しているの
で、メサの側壁がメサ上に形成されたゲート電極と直接
接触することがない。あるいは、ゲート電極がメサ構造
の活性領域縁部で終端させているので、メサ段差側壁部
分でのリーク電流が防止でき、電子デバイスの特性が向
上する。

【００１２】また、メサの側壁を高抵抗率の材料で覆う
必要がないので、メサ構造の面積を小さくすることがで
きる。

【００１３】

【発明の実施の形態】以下、図面に基づいて本発明の好
適な実施例について説明する。この化合物半導体装置
は、特に制限はないが、ＧａＡｓ（ガリウム砒素）を始
めとする化合物半導体を用いた電解効果トランジスタＦ
ＥＴ用に構成されている。

【００１４】図１は本発明の実施の形態に係る化合物半
導体装置の工程図である。図において、化合物半導体装
置の電界効果トランジスタ２０は、メサエッチングされ
た半絶縁性半導体基板のフィールド部３に囲まれ他の素
子から分離され、素子領域を含むメサ部６、このメサ部
６内に形成されるソース電極８、ドレイン電極９、メサ
部６の略中央にリセスエッチングされたリセス部５、こ
のリセス部５と同じ層レベルのメサ部に形成されるゲー
トパッド電極１０、このゲートパッド電極１０から延在
してリセス部５に沿って設けられるゲート電極７を備
え、ショットキ接合のゲート電極７に印加する電界によ
り、ソースおよびドレイン間の二次元電子ガス通路の遮
断もしくは開放を制御することができる。また、ソース
およびドレイン電極８、９に重畳して設けられるコンタ
クト層１３から電気的な接続を可能とする配線を取り出
すことができ、図示するメサ端部１９においては、二次
元電子ガスが移動するチャンネル領域とゲートが接触し
ているため、リーク電流が発生する。

【００１５】図２は本発明の実施の形態に係る化合物半
導体装置の製造工程図である。図において、電界効果ト
ランジスタ２０の主要部が形成された後に、フォトレジ
スト２１で電界効果トランジスタ２０のゲート、ソース
およびドレイン電極７、８、９並びにゲートパッド電極
１０の一部を覆い、アルゴン（Ａｒ）などのイオンやプ
ラズマを用いたイオンミリング法によるエッチング処理
によってメサ端部１９のゲートとチャンネルの接触部お
よびゲートコンタクトパッド部のソースとドレインの短
絡部２３を除去する。このエッチング工程により、メサ
部６をフィールド部３までエッチングすることができ、
フォトレジスト２１でマスクされていないメサ端部１９
のゲート電極７とソースドレイン短絡部２３で発生する
リーク電流の通路を除去することができる。続いて、マ
スクに用いられたフォトレジスト２１は、酸素プラズマ
などのアッシング処理、もしくは、有機溶剤などを用い
て除去することができる。

【００１６】図３は、上記エッチング工程を経た後の電
界効果トランジスタ２０の平面図である。図において、
電界効果トランジスタ２０は、フィールド部３に囲まれ
たメサ部６、メサ部６の表面に形成されたゲート、ソー
スおよびドレイン電極７、８、９、ゲート電極７が形成
されたメサ部６と同レベルの層上に形成されたゲートパ
ッド電極１０を備え、ゲート電極７はゲートパッド電極
１０から延在しソース電極８とドレイン電極９との間に
配置され、その終端部２５は新たなメサ端部１９で止ま
っている。

【００１７】図４は、電界効果トランジスタ２０の最終
構造の平面図である。図において、電界効果トランジス
タ２０は、ソースおよびドレイン電極８、９とゲートパ
ッド電極１０の表面にコンタクトホール１５が形成され
ている。このコンタクトホール１５は、フィールド部３
とメサ部６の全面に表面保護膜としてＳｉＮのパッシベ
ーション１４を形成してから、フォトリソグラフィ法お
よびエッチング法を用いてＳｉＮ層に開口部をパターニ
ングする工程を経ることにより形成することができる。

【００１８】図５は電界効果トランジスタの最終構造の
断面図である。図において、電界効果トランジスタ２０
は、ＧａＡｓウエハの半導体基板１上にメサエッチング
によりエッチングされたフィールド部３、基板１から突
設する二次元電子ガス通路のチャンネル１１を含むｉ型
ＧａＡｓ層、ｎ型ＡｌＧａＡｓの電流供給層１２を含む
メサ部６、メサ部６のコンタクト層１３の表面に被着さ
れたソースおよびドレイン電極８、９、表面を保護する
パッシベーション１４、ビアホールのエッジ１７に囲ま
れたコンタクトホール１５を備え、メサ端部１９でゲー
ト電極７は二次元電子ガスが走行するチャンネル１１か
ら十分離れているので、リーク電流の発生を阻止するこ
とができ、またソースドレイン短絡部２３は除去されゲ
ートパッド電極１０とゲート電極７とを接続するブリッ
ジ部１６で遮断されているので、ゲートパッド電極１０
側のメサ部６を迂回して不所望な回り込み電流が生じる
余地もない。

【００１９】上記実施の形態においては、ゲートパッド
電極１０側のメサ部６がソースおよびドレイン電極８、
９側のメサ部６の一方に配置されるように形成したが、
図６に示すように、ソースおよびドレイン電極８、９側
のメサ部６の両側にゲートパッド電極１０を設けるメサ
部６を配置することができる。このような構成によって
も、ブリッジ部１６はチャンネル１１に接触することが
なく、またソースドレイン短絡部を除去しているのでゲ
ートパッド電極１０側のメサ部６に回り込む電流も阻止
することができる。さらにボンディングワイヤ、バンプ
もしくはタブなどで外部との電気的な接続を行うゲート
パッド電極１０は、レイアウトの関係でゲートパッド電
極１０の一方を使用してもよく、ゲート電極７の電界強
度を均一にするためにゲートパッド電極１０の両方に接
続してもよいことは勿論である。

【００２０】以上、本発明の実施の形態をＧａＡｓなど
の化合物半導体装置について説明したが、本発明は、上
記のような化合物半導体装置以外のシリコン半導体装
置、ヘテロ接合半導体装置、半導体レーザ装置にも適用
可能であることは勿論である。また、ゲート電極は、上
記のような直線型でも矩形状に曲ったものや、並設され
平行に伸びる２本のゲート電極であってもよい。さら
に、本発明の実施の形態を１つのメサ部にゲート、ソー
スおよびドレイン電極からなる１つの電界効果トランジ
スタを設けたが、この他に１つのメサ部に複数の電界効
果トランジスタを設けても同様の効果を奏することがで
きることは勿論である。

【００２１】

【発明の効果】以上説明したように本発明の化合物半導
体装置によれば、チャンネルとゲート電極が接触せず、
またソースドレイン間の短絡もないので、ゲート電極の
耐圧が向上し、リーク電流も阻止することができる。

【００２２】また、メサ端部をエッチングで除去するだ
けで、ゲート電極をチャンネルから分離させることがで
き、余分な工程および側壁酸化物が不要となるので半導
体装置の製造コスト低減および歩留まりを高くできる。

【図面の簡単な説明】

【図１】 本発明の実施の形態に係る化合物半導体素子
の製造工程図である。

【図２】 本発明の実施の形態に係る化合物半導体素子
の製造工程図である。

【図３】 実施の形態に係る電界効果トランジスタの平
面図である。

【図４】 実施の形態に係る電界効果トランジスタ最終
構造の平面図である。

【図５】 実施の形態に係る界効果トランジスタ最終構
造の断面図である。

【図６】 他の実施の形態に係る化合物半導体装置の平
面図である。

【図７】 従来によるメサアイソレーションのデバイス
構造の断面図である。

【図８】 従来によるメサアイソレーションのデバイス
構造の平面図である。

【符号の説明】

１ 半導体基板、２ メサ部、３ フィールド部、５
リセス部、６ 素子領域、７ ゲート電極、８ ソース
電極、９ ドレイン電極、１０ ゲートパッド電極、１
１ チャンネル、１２ 電流供給層、１３ コンタクト
層、１４ パッシベーション、１５ コンタクトホー
ル、１６ ブリッジ部、１７ ビアホールのエッジ、１
９ メサ端部、２０，２２ 電界効果トランジスタ、２
１ フォトレジスト。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 メサエッチングで半導体基板平面から突
   出して形成させるメサ構造と、このメサ構造表面に形成
   されるソース電極及びドレイン電極と、このメサ構造の
   略中央部を横断する溝部に配置されるゲート電極と、を
   有する化合物半導体装置であって、前記メサ構造はソー
   ス、ドレイン及びゲート電極を形成する活性領域と、前
   記溝部から延在するゲートパッド領域とを有し、このゲ
   ートパッド領域に形成されたゲートパッドから前記ゲー
   ト電極を延在させたことを特徴とする化合物半導体装
   置。
2. 【請求項２】 前記ゲート電極と平行に延びる前記ソー
   ス、ドレイン電極の一辺と、ゲートパッドから延在する
   ゲート電極とを前記メサ構造の活性領域縁部で終端させ
   ることを特徴とする請求項１に記載の化合物半導体装
   置。
3. 【請求項３】 基板上に形成した半導体装置をメサエッ
   チングによって分離する化合物半導体装置の製造方法に
   おいて、 前記分離した半導体装置は、電解効果トランジスタのソ
   ース、ドレイン及びゲート電極が形成される活性領域
   と、当該ゲート電極が延在するゲートパッド領域とを含
   むことを特徴とする化合物半導体装置の製造方法。
4. 【請求項４】 前記ゲート電極と平行に延びる前記ソー
   ス、ドレイン電極の一辺と、ゲートパッド領域から延在
   するゲート電極とを前記活性領域縁部でエッチングして
   除去することを特徴とする化合物半導体装置の製造方
   法。