CN117878058A - 自适应短路保护的晶体管结构和制造方法和晶体管结构 - Google Patents

自适应短路保护的晶体管结构和制造方法和晶体管结构 Download PDF

Info

Publication number
CN117878058A
CN117878058A CN202410154962.6A CN202410154962A CN117878058A CN 117878058 A CN117878058 A CN 117878058A CN 202410154962 A CN202410154962 A CN 202410154962A CN 117878058 A CN117878058 A CN 117878058A
Authority
CN
China
Prior art keywords
layer
electrode
forming
source
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410154962.6A
Other languages
English (en)
Inventor
春山正光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhenmaojia Semiconductor Co ltd
Original Assignee
Shenzhen Zhenmaojia Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhenmaojia Semiconductor Co ltd filed Critical Shenzhen Zhenmaojia Semiconductor Co ltd
Priority to CN202410154962.6A priority Critical patent/CN117878058A/zh
Publication of CN117878058A publication Critical patent/CN117878058A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种自适应短路保护的晶体管结构的制作方法和晶体管结构，包括：提供漏极衬底，其中漏极衬底具有器件区和接触区，器件区中形成有隔离栅沟槽；形成隔离栅电极在隔离栅沟槽的底部，构成隔离栅电极的电极层在接触区的部分能构成温度检测二极管的主体层；形成漏极衬底的有源层，其中形成有源层的元素在接触区的部分能构成主体层的第一电极；形成漏极衬底的源极领域层在有源层上，形成源极领域层的元素在接触区的部分能构成主体层的第二电极；形成源极金属层在漏极衬底上，所形成的源极金属层在接触区的部分被图案化构成连接相邻温度检测二极管的连接线，连接线两端分别连接不同的第一电极与第二电极。本发明具有使制作工艺更为精简的效果。

Description

自适应短路保护的晶体管结构和制造方法和晶体管结构
技术领域
本发明涉及半导体器件领域，尤其是涉及一种自适应短路保护的晶体管结构及其制造方法。
背景技术
MOSFET、GaN HEMT或IGBT由于良好的导通特性和高输入阻抗特性被广泛应用于各类电路中，在实际应用中，不仅要工作在额定状态，而且也会遇到故障条件，例如负载短路，对于电路系统而言，可靠性就显得尤为重要。
以MOSFET器件为例，相关技术往往在器件的栅极和源极之间耦接串联二极管，该串联二极管只能为栅极提供静电放电(ESD)保护，在因静电放电(ESD)产生的电压高于串联二极管的击穿电压时，该二极管发生雪崩击穿，静电能量从泄漏通道源级释放掉，避免源级受到破坏。而当电路中存在负载短路情形时，采用相关技术的方式，该MOSFET器件仍然会经过大电流并伴随高的漏源电压，无法起到保护作用。
另外一些相关技术会在该MOSFET器件的器件区专门制作用于钳制电流的保护器件，在负载短路的情况下，限制该MOSFET器件经过的电流，起到保护作用，但制作这种保护器件会导致在工艺制程上的增加，使制作工艺冗长且耗时。
发明内容
本发明的主要目的一是提供一种自适应短路保护的晶体管结构及其制造方法，用于解决在该MOSFET器件的器件区专门制作用于钳制电流的保护器件，导致在工艺制程上的增加，使制作工艺冗长且耗时的技术问题。
一方面，本申请提出一种自适应短路保护的晶体管结构的制作方法，
提供漏极衬底，其中所述漏极衬底具有器件区和接触区，所述器件区中形成有隔离栅沟槽；
形成隔离栅电极在所述隔离栅沟槽的底部，其中构成所述隔离栅电极的电极层在所述接触区的部分能构成多个区块状的温度检测二极管的半导体主体层；
形成所述漏极衬底的有源层，其中形成所述有源层的元素在所述接触区的部分能构成所述温度检测二极管的半导体主体层的第一电极；
形成所述漏极衬底的源极领域层在所述有源层上，其中形成所述源极领域层的元素在所述接触区的部分能构成所述温度检测二极管的半导体主体层的第二电极；
形成源极金属层在所述漏极衬底上，其中所形成的源极金属层在所述接触区的部分被图案化构成连接相邻所述温度检测二极管的连接线，所述连接线两端分别连接不同温度检测二极管的第一电极与第二电极。
通过采用上述技术方案，不专门在器件区制作多个区块状的温度检测二极管的半导体，而是将该多个区块状的温度检测二极管的半导体规划在接触区。且在器件区的隔离栅沟槽形成隔离栅电极的同时，也在接触区同时构造出多个区块状的温度检测二极管的半导体主体层。在器件区形成漏极衬底的有源层的同时，也在接触区形成温度检测二极管的半导体主体层的第一电极。在器件区形成漏极衬底的源极领域层的同时，也在接触区形成温度检测二极管的半导体主体层的第二电极。在器件区形成源极金属层的同时，也在接触区形成连接线，用于分别连接不同温度检测二极管的第一电极与第二电极。也即本申请在器件区制作上述必要结构的同时，顺带制作了接触区的多个区块状的温度检测二极管的半导体，这能使工艺制程上更精简。
本发明在较佳示例中可以进一步配置为：形成隔离栅电极在所述隔离栅沟槽的底部之后，形成所述漏极衬底的有源层之前，所述制作方法还包括：
形成第一隔离氧化层在所述隔离栅沟槽内，且所述第一隔离氧化层覆盖所述隔离栅电极和所述温度检测二极管的半导体主体层；
形成栅极在所述隔离栅沟槽内，且所述第一隔离氧化层分隔开所述栅极和所述隔离栅电极。
本发明在较佳示例中可以进一步配置为：形成所述漏极衬底的有源层，包括：
注入第一掺杂物在所述漏极衬底，以形成所述有源层和所述温度检测二极管的半导体主体层的第一电极，其中所述第一掺杂物的离子浓度大于所述有源层和所述第一电极的离子浓度。
本发明在较佳示例中可以进一步配置为：形成所述漏极衬底的源极领域层在所述有源层上，包括：
注入第二掺杂物在所述漏极衬底，以形成所述源极领域层和所述温度检测二极管的半导体主体层的第二电极，其中所述第二掺杂物的离子浓度大于所述源极领域层和所述第二电极的离子浓度。
本发明在较佳示例中可以进一步配置为：形成所述漏极衬底的源极领域层在所述有源层上之后，所述制作方法还包括：
形成掺杂沟槽在所述漏极衬底、每个所述第一电极和每个所述第二电极上；
形成半导体接触层在所述掺杂沟槽的底部，其中所述半导体接触层与所述有源层和所述温度检测二极管的半导体主体层的第一电极的电性相同，且所述半导体接触层的离子浓度大于所述有源层和所述温度检测二极管的半导体主体层的第一电极；
形成源极金属层在所述漏极衬底上，包括：
形成源极金属层在所述器件区连接所述半导体接触层，且在所述接触区的部分被图案化构成连接相邻所述半导体接触层的连接线。
本发明在较佳示例中可以进一步配置为：形成掺杂沟槽在所述漏极衬底、每个所述第一电极和每个所述第二电极上之前，所述制作方法还包括：
形成第二隔离氧化层在所述第一隔离氧化层和所述栅极上。
本发明在较佳示例中可以进一步配置为：形成源极金属层在所述漏极衬底上之后，所述制作方法还包括：
形成钝化层在所述源极金属层上，其中所述钝化层露出所述源极金属层的部分区域、露出所述温度检测二极管一端的第一电极以及露出所述温度检测二极管另一端的第二电极。
另一方面，本申请还提出一种自适应短路保护的晶体管结构，包括：
漏极衬底，所述漏极衬底具有器件区和接触区，所述器件区中形成有隔离栅沟槽，所述漏极衬底中形成有有源层，所述漏极衬底中形成有在所述有源层上的源极领域层；
隔离栅电极，形成在所述隔离栅沟槽的底部；
源极金属层，形成在所述漏极衬底上；
多个区块状的温度检测二极管，设置在所述漏极衬底的接触区上，其中所述温度检测二极管包括半导体主体层，由所述隔离栅电极的电极层在所述接触区的部分构成，所述半导体主体层区分为第一电极与第二电极，所述第一电极由形成所述有源层的元素在所述接触区的部分构成，所述第二电极由形成所述源极领域层的元素在所述接触区的部分构成，并且连接相邻所述温度检测二极管的连接线由形成所述源极金属层在所述接触区的部分图案化构成，所述连接线两端分别连接不同温度检测二极管的第一电极与第二电极。
通过采用上述技术方案，多个区块状的温度检测二极管设置在漏极衬底的接触区上，在负载短路的情况下，漏极衬底的接触区温度会上升，多个区块状的温度检测二极管的温度也会上升，从而该多个区块状的温度检测二极管的压降会降低，降低了栅源驱动电压的大小，通过降低栅源驱动电压来限制从源极领域层向下输出的载流子，以降低通过的电流大小，起到保护作用。
本发明在较佳示例中可以进一步配置为：自适应短路保护的晶体管结构还包括：栅极；
所述隔离栅电极的顶部具有圆弧槽口，所述圆弧槽口上形成有第一隔离氧化层，所述栅极通过所述第一隔离氧化层嵌合于所述圆弧槽口内。
通过采用上述技术方案，有源层在柵极的电场作用下形成供载流子通过的沟道，该沟道以使载流子从源极领域层朝漏极衬底方向移动。
隔离栅电极的顶部形状为往下凹陷的圆弧槽口，柵极的底部为往下突出且通过第一隔离氧化层嵌合于该圆弧槽口内，这样设计一方面该柵极更容易成形，另一方面也能增加隔离栅电极与柵极的结合。
本发明在较佳示例中可以进一步配置为：所述第一隔离氧化层和所述栅极上形成有第二隔离氧化层，所述有源层内形成有依次贯穿所述第二隔离氧化层、所述第一隔离氧化层和所述源极领域层的掺杂沟槽，
其中，所述源极金属层设于所述掺杂沟槽内，所述第二隔离氧化层的部分朝向对应于所述栅极的方向凹陷，以利所述源极金属层与所述源极领域层和所述有源层的欧姆接触的结合。
可以通过采用上述优选技术特点，有源层与源极领域层和漏极衬底两者的晶格匹配,没有界面间隙的缺陷,在电性能稳定度上优于外延生长的有源层与源极领域层，当源极金属层与源极领域层和有源层欧姆接触的结合,能缩小两者的电阻。
综上所述，本发明包括以下至少一种对现有技术作出贡献的技术效果：
将该多个区块状的温度检测二极管的半导体规划在接触区，且在器件区的隔离栅沟槽形成隔离栅电极的同时，也在接触区同时构造出多个区块状的温度检测二极管的半导体主体层；在器件区形成漏极衬底的有源层的同时，也在接触区形成温度检测二极管的半导体主体层的第一电极；在器件区形成漏极衬底的源极领域层的同时，也在接触区形成温度检测二极管的半导体主体层的第二电极；在器件区形成源极金属层的同时，也在接触区形成连接线，用于分别连接不同温度检测二极管的第一电极与第二电极；也即本申请在器件区制作上述必要结构的同时，顺带制作了接触区的多个区块状的温度检测二极管的半导体，这能使工艺制程上更精简。
附图说明
图1绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的制造方法的流程示意图；
图2绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的结构示意图；
图3绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之一；
图4绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之二；
图5绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之三；
图6绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之四；
图7绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之五；
图8绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之六；
图9绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之七；
图10绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之八；
图11绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之九；
图12绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之十；
图13绘示本发明一些较佳实施例的自适应短路保护的晶体管结构的局部结构示意图之十一；
附图标记：10、漏极衬底；11、隔离栅沟槽；12、有源层；13、源极领域层；14、第一隔离氧化层；15、第二隔离氧化层；16、掺杂沟槽；17、半导体接触层；
20、隔离栅电极；21、圆弧槽口；
30、源极金属层；31、连接线；
40、温度检测二极管；41、半导体主体层；42、第一电极；43、第二电极；
50、栅极；
60、钝化层；
70、掩膜；
a、器件区；b、接触区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是作为理解本发明的发明构思一部分实施例，而不能代表全部的实施例，也不作唯一实施例的解释。基于本发明中的实施例，本领域普通技术人员在理解本发明的发明构思前提下所获得的所有其他实施例，都属于本发明保护的范围内。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。为了更方便理解本发明的技术方案，以下将本发明的《自适应短路保护的晶体管结构的制作方法和晶体管结构》做进一步详细描述与解释，但不作为本发明限定的保护范围。
附图所示仅仅是绘示多个实施例具有共性的部分，具有差异或区别的部分另以文字方式描述或是与图面对比的方式呈现，因此，应当基于产业特性与技术本质，熟知本领域的技术人员应正确且合理的理解与判断以下所述的个别技术特征或其任意多个的组合是否能够表征到同一实施例，或者是多个技术本质互斥的技术特征仅能分别表征到不同变化实施例。
如图2所示，为本发明实施例公开的一种自适应短路保护的晶体管结构。
该晶体管结构包括：漏极衬底10、隔离栅电极20、源极金属层30以及多个区块状的温度检测二极管40。
漏极衬底10具有器件区a和接触区b，器件区a中形成有隔离栅沟槽11，漏极衬底10中形成有有源层12，漏极衬底10中形成有在有源层12上的源极领域层13。
漏极衬底10在器件区a的部分用于接收由源极领域层13向下输出的载流子：
以N-MOS管为例，该漏极衬底10可以是N型多子形态，载流子为负电电子。
以P-MOS管为例，该漏极衬底10可以是P型少子形态，载流子为正电空穴。
隔离栅电极20形成在隔离栅沟槽11的底部，源极金属层30形成在漏极衬底10上。
该隔离栅电极20平行且间隔开布置，并可以与源极金属层30等电位连接，这样设计用于使由源极领域层13向下输出的载流子在多个相邻该隔离栅电极20之间分区流动，从而避免载流子如熔丝效应集中于漏极衬底10的局部区域。
在实际执行中，该隔离栅电极20可以是多晶态的导电硅或其他导电性半导体材料,并保持与漏极衬底10有着相同或相近的热膨胀适配性。
当然，该隔离栅电极20也可以是半导体工艺中使用的导电材料,例如：钨、铜、铝,常用为钨，本实施例不做限制。
多个区块状的温度检测二极管40设置在漏极衬底10的接触区b上。
其中，温度检测二极管40包括半导体主体层41，由隔离栅电极20的电极层在接触区b的部分构成，半导体主体层41区分为第一电极42与第二电极43，第一电极42由形成有源层12的元素在接触区b的部分构成，第二电极43由形成源极领域层13的元素在接触区b的部分构成，并且连接相邻温度检测二极管40的连接线31由形成源极金属层30在接触区b的部分图案化构成，连接线31两端分别连接不同温度检测二极管40的第一电极42与第二电极43。
在实际执行中，每个温度检测二极管40的第一电极42可以是P型，每个温度检测二极管40的第二电极43可以是N型，如图2所示，接触区b左端的第一电极42可连接栅极，接触区b右端的第二电极43可连接源极。
相关技术在负载短路的情况下，会导致该晶体管结构经过大电流并伴随高的漏源电压，导致该晶体管结构产生非常高的损耗而产生损坏。
而本申请上述实施例中，多个区块状的温度检测二极管40设置在漏极衬底10的接触区b上，在负载短路的情况下，漏极衬底10的接触区b温度会上升，多个区块状的温度检测二极管40的温度也会上升，从而该多个区块状的温度检测二极管40的压降会降低，降低了栅源驱动电压的大小，通过降低栅源驱动电压来限制从源极领域层13向下输出的载流子，以降低通过的电流大小，起到保护作用。
在一些实施例中，自适应短路保护的晶体管结构还包括：栅极50。
隔离栅电极20的顶部具有圆弧槽口21，圆弧槽口21上形成有第一隔离氧化层14，栅极50通过第一隔离氧化层14嵌合于圆弧槽口21内。
本实施例中，有源层12在柵极的电场作用下形成供载流子通过的沟道，该沟道以使载流子从源极领域层13朝漏极衬底10方向移动。
隔离栅电极20的顶部形状为往下凹陷的圆弧槽口21，柵极的底部为往下突出且通过第一隔离氧化层14嵌合于该圆弧槽口21内，这样设计一方面该柵极更容易成形，另一方面也能增加隔离栅电极20与柵极的结合。
在实际执行中，该柵极为导电性,材质可以是多晶态的导电硅或其他导电性半导体材料,且与漏极衬底10有着相同或相近的热膨胀适配性。
当然，在其他示例中也可以采用半导体工艺中使用的其他导电材料,例如：钨、铜、铝,常用为钨。
在一些实施例中，第一隔离氧化层14和栅极50上形成有第二隔离氧化层15，有源层12内形成有依次贯穿第二隔离氧化层15、第一隔离氧化层14和源极领域层13的掺杂沟槽16，其中，源极金属层30设于掺杂沟槽16内，第二隔离氧化层15的部分朝向对应于栅极50的方向凹陷，以利源极金属层30与源极领域层13和有源层12的欧姆接触的结合。
本实施例中，有源层12与源极领域层13和漏极衬底10两者的晶格匹配,没有界面间隙的缺陷,在电性能稳定度上优于外延生长的有源层12与源极领域层13，当源极金属层30与源极领域层13和有源层12欧姆接触的结合,能缩小两者的电阻。
如图1-图13所示，为本发明实施例公开的一种自适应短路保护的晶体管结构的制造方法，包括：步骤110、步骤120、步骤130、步骤140以及步骤150。
步骤110、提供漏极衬底10，其中漏极衬底10具有器件区a和接触区b，器件区a中形成有隔离栅沟槽11。
本步骤中，漏极衬底10通常为晶圆形态,可以是N单晶硅，该漏极衬底10的处理表面上形成有一表面酸化膜，该表面酸化膜以是表面淀积掩蔽膜层,其材质可以是但不限于SIO2或SIN,其厚度介于1000A～8000A。
在实际执行中，可以先生长200A～1000A热氧厚度层,然后淀积厚度不大于7000A的叠加膜层;当热氧厚度层的厚度足够(至少大于1000A),叠加膜层的淀积可以不实施，以形成表面酸化膜。
如图2所示，刻蚀形成相互平行的隔离栅沟槽11，该隔离栅沟槽11形成后移除表面酸化膜，该隔离栅沟槽11的壁面能通过自氧化或者通过气相沉积的方式形成氧化层。
在实际执行中，隔离栅沟槽11刻蚀深度介于1.0um～10um。
步骤120、形成隔离栅电极20在隔离栅沟槽11的底部，其中构成隔离栅电极20的电极层在接触区b的部分能构成多个区块状的温度检测二极管40的半导体主体层41。
本步骤中，在器件区a的隔离栅沟槽11形成隔离栅电极20的同时，也在接触区b同时构造出多个区块状的温度检测二极管40的半导体主体层41。
如图3所示，具体为，以沉淀填充方式在隔离栅沟槽11内设置多晶硅材料，在接触区b贴附掩膜70，该掩膜70可以是光刻胶，用于后工艺成型多个区块状的温度检测二极管40的半导体主体层41。
对该多晶硅材料进行掺杂，比如以in-stu掺杂(In-situ doping,原位掺杂)方式或注入掺杂物(implant doping)，致使多晶硅具有导电性，掺杂浓度介于1018 ～ 1021ions/cm3，掺杂类型示例是N型。
可以理解的是，在器件区a的多晶硅材料和在接触区b除掩膜70覆盖以外的多晶硅材料都形成隔离栅电极20。
如图4-图7所示，对该隔离栅电极20形成刻蚀，只保留器件区a的隔离栅沟槽11内的隔离栅电极20。
去除接触区b的掩膜，形成多个区块状的温度检测二极管40的半导体主体层41。
步骤130、形成漏极衬底10的有源层12，其中形成有源层12的元素在接触区b的部分能构成温度检测二极管40的半导体主体层41的第一电极42。
如图8所示，以离子植入方式，在器件区a形成漏极衬底10的有源层12，该有源层12示例为P型，同时在接触区b形成温度检测二极管40的半导体主体层41的第一电极42，该第一电极42示例为P型。
步骤140、形成漏极衬底10的源极领域层13在有源层12上，其中形成源极领域层13的元素在接触区b的部分能构成温度检测二极管40的半导体主体层41的第二电极43。
如图9所示，以离子植入方式，在器件区a形成漏极衬底10的源极领域层13，该源极领域层13示例为N型，同时在接触区b形成温度检测二极管40的半导体主体层41的第二电极43，该第二电极43示例为N型。
步骤150、形成源极金属层30在漏极衬底10上，其中所形成的源极金属层30在接触区b的部分被图案化构成连接相邻温度检测二极管40的连接线31，连接线31两端分别连接不同温度检测二极管40的第一电极42与第二电极43。
如图10-图13所示，在器件区a的源极金属层30至少与源极领域层13电性相连，同时在接触区b的源极金属层30部分被图案化构成连接相邻温度检测二极管40的连接线31，通过连接线31将不同温度检测二极管40的第一电极42与第二电极43连接。
相关技术中，会在该MOSFET器件的器件区a专门制作用于钳制电流的保护器件，在负载短路的情况下，限制该MOSFET器件经过的电流，起到保护作用，但专门制作这种保护器件会导致在工艺制程上的增加，使制作工艺冗长且耗时。
而本申请上述实施例中，不专门在器件区a制作多个区块状的温度检测二极管40的半导体，而是将该多个区块状的温度检测二极管40的半导体规划在接触区b。
且在器件区a的隔离栅沟槽11形成隔离栅电极20的同时，也在接触区b同时构造出多个区块状的温度检测二极管40的半导体主体层41。
在器件区a形成漏极衬底10的有源层12的同时，也在接触区b形成温度检测二极管40的半导体主体层41的第一电极42。
在器件区a形成漏极衬底10的源极领域层13的同时，也在接触区b形成温度检测二极管40的半导体主体层41的第二电极43。
在器件区a形成源极金属层30的同时，也在接触区b形成连接线31，用于分别连接不同温度检测二极管40的第一电极42与第二电极43。
也即本申请在器件区a制作上述必要结构的同时，顺带制作了接触区b的多个区块状的温度检测二极管40的半导体，这能使工艺制程上更精简。
如图6和图7所示，在一些实施例中，在步骤120、形成隔离栅电极20在隔离栅沟槽11的底部之后，在步骤130、形成漏极衬底10的有源层12之前，制作方法还包括：
形成第一隔离氧化层14在隔离栅沟槽11内，且第一隔离氧化层14覆盖隔离栅电极20和温度检测二极管40的半导体主体层41。
形成栅极50在隔离栅沟槽11内，且第一隔离氧化层14分隔开栅极50和隔离栅电极20。
本实施例中，有源层12在柵极的电场作用下形成供载流子通过的沟道，该沟道以使载流子从源极领域层13朝漏极衬底10方向移动。
如图8所示，在一些实施例中，步骤130、形成漏极衬底10的有源层12，包括：
注入第一掺杂物在漏极衬底10，以形成有源层12和温度检测二极管40的半导体主体层41的第一电极42，其中第一掺杂物的离子浓度大于有源层12和第一电极42的离子浓度。
本实施例中，第一掺杂物可以是P型掺杂物，在器件区a该P型掺杂物能穿过第一隔离氧化层14，对漏极衬底10进行掺杂，以将漏极衬底10的上部区域形成有源层12。
在接触区b该P型掺杂物能穿过第一隔离氧化层14，对温度检测二极管40的半导体主体层41的部分进行掺杂，形成温度检测二极管40的半导体主体层41的第一电极42。
需要说明的是，本实施例注入第一掺杂物，会穿透第一隔离氧化层14对漏极衬底10和温度检测二极管40的半导体主体层41进行掺杂，但该第一隔离氧化层14会格挡住部分第一掺杂物，因此需要第一掺杂物的离子浓度大于有源层12和第一电极42的离子浓度。
如图9所示，在一些实施例中，步骤140、形成漏极衬底10的源极领域层13在有源层12上，包括：
注入第二掺杂物在漏极衬底10，以形成源极领域层13和温度检测二极管40的半导体主体层41的第二电极43，其中第二掺杂物的离子浓度大于源极领域层13和第二电极43的离子浓度。
本实施例中，第二掺杂物可以是N型掺杂物，在器件区a该N型掺杂物能穿过第一隔离氧化层14，对漏极衬底10进行掺杂，以将有源层12的上部区域形成源极领域层13。
在接触区b该N型掺杂物能穿过第一隔离氧化层14，对温度检测二极管40的半导体主体层41的另外部分进行掺杂，形成温度检测二极管40的半导体主体层41的第二电极43。
需要说明的是，本实施例注入第二掺杂物，会穿透第一隔离氧化层14对漏极衬底10和温度检测二极管40的半导体主体层41进行掺杂，但该第一隔离氧化层14会格挡住部分第二掺杂物，因此需要第二掺杂物的离子浓度大于源极领域层13和第二电极43的离子浓度。
如图10-图12，在一些实施例中，步骤140、形成漏极衬底10的源极领域层13在有源层12上之后，制作方法还包括：
形成掺杂沟槽16在漏极衬底10、每个第一电极42和每个第二电极43上。
形成半导体接触层17在掺杂沟槽16的底部，其中半导体接触层17与有源层12和温度检测二极管40的半导体主体层41的第一电极42的电性相同，且半导体接触层17的离子浓度大于有源层12和温度检测二极管40的半导体主体层41的第一电极42。
步骤150、形成源极金属层30在漏极衬底10上，包括：
形成源极金属层30在器件区a连接半导体接触层17，且在接触区b的部分被图案化构成连接相邻半导体接触层17的连接线31。
如图10所示，在一些实施例中，形成掺杂沟槽16在所述漏极衬底10、每个所述第一电极42和每个所述第二电极43上之前，所述制作方法还包括：
形成第二隔离氧化层15在所述第一隔离氧化层14和所述栅极50上。
在一些实施例中，步骤150、形成源极金属层30在漏极衬底10上之后，制作方法还包括：
形成钝化层60在源极金属层30上，其中钝化层60露出源极金属层30的部分区域、露出温度检测二极管40一端的连接线31以及露出温度检测二极管40另一端的连接线31。
本实施例中，在器件区a的源极金属层30形成钝化层60的同时，也在接触区b的连接线31上形成钝化层60。
刻蚀使钝化层60露出源极金属层30的部分区域、露出温度检测二极管40一端的连接线31以及露出温度检测二极管40另一端的连接线31，这样设计能使工艺制程上更精简。
本具体实施方式的实施例均作为方便理解或实施本发明技术方案的较佳实施例，并非依此限制本发明的保护范围，凡依本发明的结构、形状、原理所做的等效变化，均应被涵盖于本发明的请求保护范围内。

Claims (10)

1.一种自适应短路保护的晶体管结构的制作方法，其特征在于，包括：
提供漏极衬底，其中所述漏极衬底具有器件区和接触区，所述器件区中形成有隔离栅沟槽；
形成隔离栅电极在所述隔离栅沟槽的底部，其中构成所述隔离栅电极的电极层在所述接触区的部分能构成多个区块状的温度检测二极管的半导体主体层；
形成所述漏极衬底的有源层，其中形成所述有源层的元素在所述接触区的部分能构成所述温度检测二极管的半导体主体层的第一电极；
形成所述漏极衬底的源极领域层在所述有源层上，其中形成所述源极领域层的元素在所述接触区的部分能构成所述温度检测二极管的半导体主体层的第二电极；
形成源极金属层在所述漏极衬底上，其中所形成的源极金属层在所述接触区的部分被图案化构成连接相邻所述温度检测二极管的连接线，所述连接线两端分别连接不同温度检测二极管的第一电极与第二电极。
2.根据权利要求1所述的自适应短路保护的晶体管结构的制作方法，其特征在于，形成隔离栅电极在所述隔离栅沟槽的底部之后，形成所述漏极衬底的有源层之前，所述制作方法还包括：
形成第一隔离氧化层在所述隔离栅沟槽内，且所述第一隔离氧化层覆盖所述隔离栅电极和所述温度检测二极管的半导体主体层；
形成栅极在所述隔离栅沟槽内，且所述第一隔离氧化层分隔开所述栅极和所述隔离栅电极。
3.根据权利要求2所述的自适应短路保护的晶体管结构的制作方法，其特征在于，形成所述漏极衬底的有源层，包括：
注入第一掺杂物在所述漏极衬底，以形成所述有源层和所述温度检测二极管的半导体主体层的第一电极，其中所述第一掺杂物的离子浓度大于所述有源层和所述第一电极的离子浓度。
4.根据权利要求3所述的自适应短路保护的晶体管结构的制作方法，其特征在于，形成所述漏极衬底的源极领域层在所述有源层上，包括：
注入第二掺杂物在所述漏极衬底，以形成所述源极领域层和所述温度检测二极管的半导体主体层的第二电极，其中所述第二掺杂物的离子浓度大于所述源极领域层和所述第二电极的离子浓度。
5.根据权利要求2所述的自适应短路保护的晶体管结构的制作方法，其特征在于，形成所述漏极衬底的源极领域层在所述有源层上之后，所述制作方法还包括：
形成掺杂沟槽在所述漏极衬底、每个所述第一电极和每个所述第二电极上；
形成半导体接触层在所述掺杂沟槽的底部，其中所述半导体接触层与所述有源层和所述温度检测二极管的半导体主体层的第一电极的电性相同，且所述半导体接触层的离子浓度大于所述有源层和所述温度检测二极管的半导体主体层的第一电极；
形成源极金属层在所述漏极衬底上，包括：
形成源极金属层在所述器件区连接所述半导体接触层，且在所述接触区的部分被图案化构成连接相邻所述半导体接触层的连接线。
6.根据权利要求5所述的自适应短路保护的晶体管结构的制作方法，其特征在于，形成掺杂沟槽在所述漏极衬底、每个所述第一电极和每个所述第二电极上之前，所述制作方法还包括：
形成第二隔离氧化层在所述第一隔离氧化层和所述栅极上。
7.根据权利要求1-6任一项所述的自适应短路保护的晶体管结构的制作方法，其特征在于，形成源极金属层在所述漏极衬底上之后，所述制作方法还包括：
形成钝化层在所述源极金属层上，其中所述钝化层露出所述源极金属层的部分区域、露出所述温度检测二极管一端的第一电极以及露出所述温度检测二极管另一端的第二电极。
8.一种自适应短路保护的晶体管结构，其特征在于，包括：
漏极衬底，所述漏极衬底具有器件区和接触区，所述器件区中形成有隔离栅沟槽，所述漏极衬底中形成有有源层，所述漏极衬底中形成有在所述有源层上的源极领域层；
隔离栅电极，形成在所述隔离栅沟槽的底部；
源极金属层，形成在所述漏极衬底上；
多个区块状的温度检测二极管，设置在所述漏极衬底的接触区上，其中所述温度检测二极管包括半导体主体层，由所述隔离栅电极的电极层在所述接触区的部分构成，所述半导体主体层区分为第一电极与第二电极，所述第一电极由形成所述有源层的元素在所述接触区的部分构成，所述第二电极由形成所述源极领域层的元素在所述接触区的部分构成，并且连接相邻所述温度检测二极管的连接线由形成所述源极金属层在所述接触区的部分图案化构成，所述连接线两端分别连接不同温度检测二极管的第一电极与第二电极。
9.根据权利要求8所述的自适应短路保护的晶体管结构，其特征在于，还包括：栅极；
所述隔离栅电极的顶部具有圆弧槽口，所述圆弧槽口上形成有第一隔离氧化层，所述栅极通过所述第一隔离氧化层嵌合于所述圆弧槽口内。
10.根据权利要求9所述的自适应短路保护的晶体管结构，其特征在于，所述第一隔离氧化层和所述栅极上形成有第二隔离氧化层，所述有源层内形成有依次贯穿所述第二隔离氧化层、所述第一隔离氧化层和所述源极领域层的掺杂沟槽，
其中，所述源极金属层设于所述掺杂沟槽内，所述第二隔离氧化层的部分朝向对应于所述栅极的方向凹陷，以利所述源极金属层与所述源极领域层和所述有源层的欧姆接触的结合。
CN202410154962.6A 2024-02-02 2024-02-02 自适应短路保护的晶体管结构和制造方法和晶体管结构 Pending CN117878058A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410154962.6A CN117878058A (zh) 2024-02-02 2024-02-02 自适应短路保护的晶体管结构和制造方法和晶体管结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410154962.6A CN117878058A (zh) 2024-02-02 2024-02-02 自适应短路保护的晶体管结构和制造方法和晶体管结构

Publications (1)

Publication Number Publication Date
CN117878058A true CN117878058A (zh) 2024-04-12

Family

ID=90579271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410154962.6A Pending CN117878058A (zh) 2024-02-02 2024-02-02 自适应短路保护的晶体管结构和制造方法和晶体管结构

Country Status (1)

Country Link
CN (1) CN117878058A (zh)

Similar Documents

Publication Publication Date Title
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
US8531005B2 (en) Devices with zener triggered ESD protection
US7972913B2 (en) Method for forming a Schottky diode
CN109037204B (zh) 一种功率器件及其制作方法
US6348716B1 (en) Horizontal MOS gate type semiconductor device including zener diode and manufacturing method thereof
KR101779230B1 (ko) 전력 반도체 디바이스
CN110858547B (zh) 具有可靠可验证p接触的功率半导体器件和方法
EP2827373B1 (en) Protection device and related fabrication methods
US11855229B2 (en) Semiconductor structure and method for manufacturing the same
CN105932044B (zh) 半导体器件
US7948031B2 (en) Semiconductor device and method of fabricating semiconductor device
CN109920778B (zh) 半导体结构及其测试方法
CN117878058A (zh) 自适应短路保护的晶体管结构和制造方法和晶体管结构
US11049853B2 (en) ESD protection device with breakdown voltage stabilization
TW201839951A (zh) 靜電放電保護元件與靜電放電方法
CN109065532B (zh) 一种功率器件及其制作方法
US7436003B2 (en) Vertical thyristor for ESD protection and a method of fabricating a vertical thyristor for ESD protection
JP7570299B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20240079482A1 (en) Gated protection device structures for an electrostatic discharge protection circuit
CN219303673U (zh) 单向高电压穿通瞬态电压抑制器件
US20230042721A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN110911495B (zh) 集成esd防护的沟槽vdmos器件及制造方法
KR102321273B1 (ko) 전력 반도체 소자 및 그 제조방법
US20240030344A1 (en) Semiconductor device
CN117917780A (zh) 单向高电压穿通tvs二极管及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination