JPS625660A - ヘテロ接合バイポ−ラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポ−ラトランジスタおよびその製造方法Info
- Publication number
- JPS625660A JPS625660A JP14556085A JP14556085A JPS625660A JP S625660 A JPS625660 A JP S625660A JP 14556085 A JP14556085 A JP 14556085A JP 14556085 A JP14556085 A JP 14556085A JP S625660 A JPS625660 A JP S625660A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- collector
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波特性に優れたヘテロ接合バイポーラトラ
ンジスタに関するものである。
ンジスタに関するものである。
従来の技術
従来のバイポーラトランジスタの代表的構造を第４図に
示す。図において、１はｎ型シリコン基板、２はエピタ
キシャル成長によってその上に設けられたｎ十型コレク
タ、３は拡散によって設けられたｐ型ベース、４は拡散
または合金によって設けられたｎ型エミッタ、５はコレ
クタ電極、６はベース電極、７はエミッタ電極である。
示す。図において、１はｎ型シリコン基板、２はエピタ
キシャル成長によってその上に設けられたｎ十型コレク
タ、３は拡散によって設けられたｐ型ベース、４は拡散
または合金によって設けられたｎ型エミッタ、５はコレ
クタ電極、６はベース電極、７はエミッタ電極である。
これはｎｐｎ）ランジスタであるが、ｐｒｚ））ランジ
スタでも同様に構成することができる。この例は同一の
半導体材料すなわちシリコンを用いテ、エミッタ、ベー
ス：コレクタを形成している。
スタでも同様に構成することができる。この例は同一の
半導体材料すなわちシリコンを用いテ、エミッタ、ベー
ス：コレクタを形成している。
ところで、エミッタをベースよりも禁制帯エネルギーの
大きい半導体を用いて形成すると、非常に高い電流利得
の得られることが知られている。
大きい半導体を用いて形成すると、非常に高い電流利得
の得られることが知られている。
これは材料を適当に選ぶことにより、エミッターベース
接合部のバンド構造を、電子に対してはあまり障壁にな
らず、ホールに対して大きな障壁となるように構成でき
ることによる。その代表的な例は、エミッタにムＪｘＧ
ａ１ 、Ａｓを、ベースとコレクタにＧａＡｓを用いた
ものである。
接合部のバンド構造を、電子に対してはあまり障壁にな
らず、ホールに対して大きな障壁となるように構成でき
ることによる。その代表的な例は、エミッタにムＪｘＧ
ａ１ 、Ａｓを、ベースとコレクタにＧａＡｓを用いた
ものである。
さらにこのような構造とすることにより、高周波特性が
いちじるしく改善されることが知られている。バイポー
ラトランジスタの最大遮断周波数Ｆｃは Ｆ ｃ ＝ １／ （２πＲｂＣｃ） （
１）Ｒｂｉベース抵抗 ＣＣ；コレクタ容量 であられされる。エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターベース接合部
のバンド構造を、電子に対してはあまシ障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度（ホール濃度）を非常に
高くすることができる。したがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Ｆｃの非常に大きな値が得られるものである。
いちじるしく改善されることが知られている。バイポー
ラトランジスタの最大遮断周波数Ｆｃは Ｆ ｃ ＝ １／ （２πＲｂＣｃ） （
１）Ｒｂｉベース抵抗 ＣＣ；コレクタ容量 であられされる。エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターベース接合部
のバンド構造を、電子に対してはあまシ障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度（ホール濃度）を非常に
高くすることができる。したがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Ｆｃの非常に大きな値が得られるものである。
しかしながらこの構造を得るのは、プロセス的には非常
に難しい。とくに高周波特性を上げるためベース長をみ
じかくしようとすると、そのベース電極の取シ出しがむ
つかしくなる。
に難しい。とくに高周波特性を上げるためベース長をみ
じかくしようとすると、そのベース電極の取シ出しがむ
つかしくなる。
第５図は、このベース電極の取シ出しを改良した従来例
（特公昭５５−３８２９）である。図において、８はｎ
型ＧａＡｓ基板、９はコレクタを形成するｎ型ＧａＡｓ
、１０はベースを形成するｐ型ＧａＡｓ、１１はエミッ
タを形成するｎ型ムｌｘＧ！Ｌ１．Ａｓ、 １２はベー
ス電極取り出しのためのｐ聖人ＪｘＧａ１ 、Ａｓ、
１３はコレクタ電極、１４はベース電極、１６はエミッ
タ電極である。
（特公昭５５−３８２９）である。図において、８はｎ
型ＧａＡｓ基板、９はコレクタを形成するｎ型ＧａＡｓ
、１０はベースを形成するｐ型ＧａＡｓ、１１はエミッ
タを形成するｎ型ムｌｘＧ！Ｌ１．Ａｓ、 １２はベー
ス電極取り出しのためのｐ聖人ＪｘＧａ１ 、Ａｓ、
１３はコレクタ電極、１４はベース電極、１６はエミッ
タ電極である。
まず８のＧａＡｓ基板上に、液相エピタキシャル法によ
り、９，１０．１１の各層を形成する。つぎにメサエッ
チングにより、９のコレクタ層の一部を露出させ、その
部分に再び液相エピタキシャルによって１２のベース電
極取り出しのだめのｐ聖人ＪｘＧａ、−ｘＡｓ層を形成
しそれぞれに電極を形成したものである。
り、９，１０．１１の各層を形成する。つぎにメサエッ
チングにより、９のコレクタ層の一部を露出させ、その
部分に再び液相エピタキシャルによって１２のベース電
極取り出しのだめのｐ聖人ＪｘＧａ、−ｘＡｓ層を形成
しそれぞれに電極を形成したものである。
発明が解決しようとする問題点
このような従来の構成では、まだコレクタ容量およびエ
ミッタ容量が大きく、そのだめ高周波特性に充分優れた
ものが得られない。本発明はかかる点に鑑みなされたも
ので、ベース電極の取シ出しの容易さを保ったまま、コ
レクタ容量およびエミッタ容量の小さい構造を提供する
ことを目的としている。
ミッタ容量が大きく、そのだめ高周波特性に充分優れた
ものが得られない。本発明はかかる点に鑑みなされたも
ので、ベース電極の取シ出しの容易さを保ったまま、コ
レクタ容量およびエミッタ容量の小さい構造を提供する
ことを目的としている。
問題点を解決するだめの手段
本発明は上記問題点を解決するため、コレクタ領域とペ
ース電極取り出し用層の間に、半絶縁性半導体層を形成
することによって、ベース電極の取り出しの容易さを保
ったまま、コレクタ容量の小さい構造とし、更にｘミノ
ターベース接合部の面積を、エミッタ電極取り出し用半
導体層の面積よりも小さくすることによって、エミッタ
容量の小さい構造を提供するものである。
ース電極取り出し用層の間に、半絶縁性半導体層を形成
することによって、ベース電極の取り出しの容易さを保
ったまま、コレクタ容量の小さい構造とし、更にｘミノ
ターベース接合部の面積を、エミッタ電極取り出し用半
導体層の面積よりも小さくすることによって、エミッタ
容量の小さい構造を提供するものである。
作用
本発明は上記した構造により、コレクタ容量およびエミ
ッタ容量が低減するので高周波特性が改善される。
ッタ容量が低減するので高周波特性が改善される。
実施例
第１図は本発明の構造の一実施例を示したものである。
第１図において、１６は半絶縁性ＧａＡｓ基板、１７は
ｎ十型ＧａＡｓ：＋レクタ層、１８はｎ型ＧａＡｓ コ
レクタ層、１９はｐ型ＧａＡｓベース層、２ｏはｎ聖人
１ｘＧａ１−ｘＡＳエミッタ層（Ｘ＝０．３）、２１は
電極域シ出し用ｎ＋型ＧａＡｓ層、２２は、１７ （Ｄ
ｎ ＋ ｆｉｌ ＧａＡｓコレクタ層の上に形成され
た半絶縁性ＡｌｙＧ！Ｌ１−アムＳ層（７＝０．３）、
２３は２２の上に、１９のｐ型ＧａＡｓベース層に隣接
して形成されたｐｍＧａＡｓ層、２４はコレクタ電極、
２５はベース電極、２６はエミッタ電極である。
ｎ十型ＧａＡｓ：＋レクタ層、１８はｎ型ＧａＡｓ コ
レクタ層、１９はｐ型ＧａＡｓベース層、２ｏはｎ聖人
１ｘＧａ１−ｘＡＳエミッタ層（Ｘ＝０．３）、２１は
電極域シ出し用ｎ＋型ＧａＡｓ層、２２は、１７ （Ｄ
ｎ ＋ ｆｉｌ ＧａＡｓコレクタ層の上に形成され
た半絶縁性ＡｌｙＧ！Ｌ１−アムＳ層（７＝０．３）、
２３は２２の上に、１９のｐ型ＧａＡｓベース層に隣接
して形成されたｐｍＧａＡｓ層、２４はコレクタ電極、
２５はベース電極、２６はエミッタ電極である。
２Ｑのエミッタ層とベース層の接合面積は、その上に形
成された２１のエミッタ電極取）出し用ｎ＋ＧａＡｓ領
域の面積よりも小さくなっている。
成された２１のエミッタ電極取）出し用ｎ＋ＧａＡｓ領
域の面積よりも小さくなっている。
各層の厚みは、１６の半絶縁性ＧａＡｓ基板が４００ｐ
ｍ、１７のｎ十型ＧａＡｓ層が４０００人、１８のｎ型
ＧａＡｓコレクタ層が２ｏ００人、１９のｐ型ＧａＡｓ
ベース層が１０００人、２０のｎ聖人１ｘＧＩＬ１−ｘ
ＡＳエミッタ層は１０００人、２１のエミッタ電極取り
出し用ｎ十型ＧａＡｓ層は１５ｏ０２３ｏｐ型Ｇａ１ｓ
層は２ｏｏｏＸである。１７〜２３の各層は、分子線エ
ピタキシー（ＭＢ’ｌ！：）Ｋよって形成された。
ｍ、１７のｎ十型ＧａＡｓ層が４０００人、１８のｎ型
ＧａＡｓコレクタ層が２ｏ００人、１９のｐ型ＧａＡｓ
ベース層が１０００人、２０のｎ聖人１ｘＧＩＬ１−ｘ
ＡＳエミッタ層は１０００人、２１のエミッタ電極取り
出し用ｎ十型ＧａＡｓ層は１５ｏ０２３ｏｐ型Ｇａ１ｓ
層は２ｏｏｏＸである。１７〜２３の各層は、分子線エ
ピタキシー（ＭＢ’ｌ！：）Ｋよって形成された。
次に本実施例の構造の素子の製造方法について述べる。
まず１６の半絶縁性ＧａＡｓ基板の上に分子ｉエピタキ
シーにより、１７〜２１の各層を所定の厚みに形成した
。次に化学気相成長（ｃｖｎ）法により、その上に３０
ｏＯ人の５ｉ０２膜を形成した。次に通常のホトリソグ
ラフィー法によりレジストマスクを形成し、このレジス
トマスクによって、第２図に示すように、メサ状にエツ
チングを行い１７のｎ十型ＧａＡｓコレクタ層を露出さ
せた。第２図において、２７は５ｉ０２膜、２８はレジ
ストである。５ｉ０２のエツチングは、ＨＦ （フッ酸
）を用いて、ＧａＡｓ、ＡＪｘＧａｌ−ｘＡｓのエツチ
ングは、Ｈ２ＳＯ４−Ｈ２Ｏ２−Ｈ２０混合液を用いて
行なった。
シーにより、１７〜２１の各層を所定の厚みに形成した
。次に化学気相成長（ｃｖｎ）法により、その上に３０
ｏＯ人の５ｉ０２膜を形成した。次に通常のホトリソグ
ラフィー法によりレジストマスクを形成し、このレジス
トマスクによって、第２図に示すように、メサ状にエツ
チングを行い１７のｎ十型ＧａＡｓコレクタ層を露出さ
せた。第２図において、２７は５ｉ０２膜、２８はレジ
ストである。５ｉ０２のエツチングは、ＨＦ （フッ酸
）を用いて、ＧａＡｓ、ＡＪｘＧａｌ−ｘＡｓのエツチ
ングは、Ｈ２ＳＯ４−Ｈ２Ｏ２−Ｈ２０混合液を用いて
行なった。
次にＫＩ −Ｉ２− Ｈ２０系エツチング液により、メ
サ部の断面からＡｌｘＧ２Ｌ１−ｘＡＳのみを選択的に
エツチングし、第３図に示すようにエミッタ部を凹状に
くぼませた。くぼみの深さはエツチングの時間を変える
ことにより任意に制御することができた。
サ部の断面からＡｌｘＧ２Ｌ１−ｘＡＳのみを選択的に
エツチングし、第３図に示すようにエミッタ部を凹状に
くぼませた。くぼみの深さはエツチングの時間を変える
ことにより任意に制御することができた。
次にレジストをアセトンで除去し、分子線エピタキシー
により、１５００Ａの半絶縁住人１ｙ Ｇ １Ｌ１ｙ人
Ｓ膜および２０００Ｘのｐ型ＧａＡｓ膜を形成した。１
７のｎ型ＧａＡｓ上に形成された膜はエピタキシャル成
長しておシ、完全な単結晶膜であったが５ｉ０２膜上に
形成された膜は多結晶膜であった。Ｈ２ＳＯ４−Ｈ２Ｏ
２−Ｈ２０混合液を用いてエツチングすると、単結晶膜
と多結晶膜とでエツチング速度に大きな差があシ、新に
成長させた単結晶膜がほとんどエツチングされない間に
多結晶膜を取り去ることができた。
により、１５００Ａの半絶縁住人１ｙ Ｇ １Ｌ１ｙ人
Ｓ膜および２０００Ｘのｐ型ＧａＡｓ膜を形成した。１
７のｎ型ＧａＡｓ上に形成された膜はエピタキシャル成
長しておシ、完全な単結晶膜であったが５ｉ０２膜上に
形成された膜は多結晶膜であった。Ｈ２ＳＯ４−Ｈ２Ｏ
２−Ｈ２０混合液を用いてエツチングすると、単結晶膜
と多結晶膜とでエツチング速度に大きな差があシ、新に
成長させた単結晶膜がほとんどエツチングされない間に
多結晶膜を取り去ることができた。
次にホトリソグラフィー法によって、エミッタおよびベ
ースを形成する部分にレジストマスクを形成し、このレ
ジストマスクを用いて、２２．２３の各層をＨ２Ｓ０４
−Ｈ２Ｏ２−Ｈ２０混合液を用いて、コレクタ電極形成
部を露出させた。
ースを形成する部分にレジストマスクを形成し、このレ
ジストマスクを用いて、２２．２３の各層をＨ２Ｓ０４
−Ｈ２Ｏ２−Ｈ２０混合液を用いて、コレクタ電極形成
部を露出させた。
次に、レジスト部をアセトンで、５ｉ０２膜をＨＦによ
って除去し、通常のホトリソグラフィーおよび真空蒸着
および熱処理技術によＩ）２４，２５゜２６の各オーミ
ック電極を形成した。
って除去し、通常のホトリソグラフィーおよび真空蒸着
および熱処理技術によＩ）２４，２５゜２６の各オーミ
ック電極を形成した。
本実施例の構造のコレクタ容量Ｃｃは１８と１９のｐｎ
接合部の接合容量と、２２と２３の接合部の接合容量の
和となる。
接合部の接合容量と、２２と２３の接合部の接合容量の
和となる。
一般にＰｎ接合の容量ＣＰｎは
ａ；接合部面積
ｑ；電荷
ＮＡ１；ｐ型半導体のアクセプタ濃度
ＮＤ２ ； ｎ型半導体のドナー濃度
ε１；ｐ型半導体の誘電率
ε２；ｎ型半導体の誘電率
■ｂ；バイアス電圧
で与えられる。
これよ）、アクセプタ濃度とドナー濃度の差が大きい場
合には、近似的にその大きさの小さい方で決ることがわ
かる。本実施例のｐ型Ｇａ Ａｓベース層のアクセプタ
濃度は、１・１ｏ１９／α３、ｎ型Ｇ２ＬＡＦコレクタ
層のドナー濃度は、６・１ｏ１７／ ａｙｔ ３である
。したがってコレクタ容量は近似的に Ｃｐ ｎ ｃｃ Ｊ■「Ｆ（３） となる。一方、ｎ十型Ｇａ人Ｓ層と、半絶縁性ム１ｙＧ
ａ、−ｙＡｓ層との接合容量は、半絶縁性１ｙＧａ１□
Ａｓ層のアクセプタ濃度が１・１０１４／ ａｎ３ 以
下であるため、接合容量は、このアクセプタ濃度の平方
根に比例し、その値は、（３）式の値よりもはるかに小
さいものとなる。もし半絶縁性層がない場合には、２２
と２３の接合容量は、ｎ＋ＧａＡｓ層のキャリア濃度が
、１−１ｏ１８１０ｎ’と大きいため、この部分のコレ
クタ容量が大きなものとなる。ｐ型ＧａＡｓに代えてｐ
工人１ｘＧｖＬ１−ｘＡＳを用いても、接合容量はほと
んどかわらない。
合には、近似的にその大きさの小さい方で決ることがわ
かる。本実施例のｐ型Ｇａ Ａｓベース層のアクセプタ
濃度は、１・１ｏ１９／α３、ｎ型Ｇ２ＬＡＦコレクタ
層のドナー濃度は、６・１ｏ１７／ ａｙｔ ３である
。したがってコレクタ容量は近似的に Ｃｐ ｎ ｃｃ Ｊ■「Ｆ（３） となる。一方、ｎ十型Ｇａ人Ｓ層と、半絶縁性ム１ｙＧ
ａ、−ｙＡｓ層との接合容量は、半絶縁性１ｙＧａ１□
Ａｓ層のアクセプタ濃度が１・１０１４／ ａｎ３ 以
下であるため、接合容量は、このアクセプタ濃度の平方
根に比例し、その値は、（３）式の値よりもはるかに小
さいものとなる。もし半絶縁性層がない場合には、２２
と２３の接合容量は、ｎ＋ＧａＡｓ層のキャリア濃度が
、１−１ｏ１８１０ｎ’と大きいため、この部分のコレ
クタ容量が大きなものとなる。ｐ型ＧａＡｓに代えてｐ
工人１ｘＧｖＬ１−ｘＡＳを用いても、接合容量はほと
んどかわらない。
以上の理由から、本実施例のように、ｐ型ベース電極数
り出し用Ｇ’２ＬＡＳ層とｎ＋型ＧａＡｓ層との間に、
半絶縁性層を形成することにより、同一面積の構成であ
ればコレクタ容量をはるかに小さくできる。
り出し用Ｇ’２ＬＡＳ層とｎ＋型ＧａＡｓ層との間に、
半絶縁性層を形成することにより、同一面積の構成であ
ればコレクタ容量をはるかに小さくできる。
また本実施例では、半絶縁性層はコレクタ電極取り出し
用ｎ十型ＧａＡｓ層の上に形成したが、ｎ型ＧａＡｓコ
レクタ領域の上に形成しても同様の効果の得られること
は明らかである。
用ｎ十型ＧａＡｓ層の上に形成したが、ｎ型ＧａＡｓコ
レクタ領域の上に形成しても同様の効果の得られること
は明らかである。
本実施例では、半絶縁性層としてＡ％Ｇａ１□人Ｓ（０
，３）を用いたが、ｙ＝ｏ すなわちＧ２ＬＡｓを用
いても、コレクタ容量を低減させるということでは、同
じ効果を有することは明らかである。
，３）を用いたが、ｙ＝ｏ すなわちＧ２ＬＡｓを用
いても、コレクタ容量を低減させるということでは、同
じ効果を有することは明らかである。
本実施例では、７＝０．３を用いたが、７＞０．３の人
１ ｙ Ｇ Ｌ １ｙムＳを用いれば、コレクタよりも
禁制帯エネルギーが大きいため、これによりｐ型ベース
電極数り出し用ＧａＡｓ層とｎ型コレクタ層との間のも
れ電流を、更にすくなくすることができる。もれ電流は
トランジスタの電流増幅率を低下させるだめ、もれ電流
を低減させることにより電流増幅率を向上させることが
できる。
１ ｙ Ｇ Ｌ １ｙムＳを用いれば、コレクタよりも
禁制帯エネルギーが大きいため、これによりｐ型ベース
電極数り出し用ＧａＡｓ層とｎ型コレクタ層との間のも
れ電流を、更にすくなくすることができる。もれ電流は
トランジスタの電流増幅率を低下させるだめ、もれ電流
を低減させることにより電流増幅率を向上させることが
できる。
更に、トランジスタの電流増幅率が１となる最大周波数
Ｆｔは Ｆｔ＝（１／２π）−（人・Ｃａ＋Ｂ） （４）Ｃ
ｅ；エミッタ容量 人、Ｂｉ定数 で与えられる。
Ｆｔは Ｆｔ＝（１／２π）−（人・Ｃａ＋Ｂ） （４）Ｃ
ｅ；エミッタ容量 人、Ｂｉ定数 で与えられる。
、、、、県・人下々さ−）
したがって、エミッタ容量Ｃｅをへらすことにより、高
周波特性を更に改善することができる。
周波特性を更に改善することができる。
このことは従来から知られているが、ホトリソグラフィ
ー技術の限界により、ある一定以下のマスクの寸法は得
られず、そのため従来の方法（ベース−エミッタ部の面
積がエミッタ電極爪シ出し用半導体層の面積と同じにな
る方法）では、その限界以下のエミッターベース接合面
積の素子は得られなかった。
ー技術の限界により、ある一定以下のマスクの寸法は得
られず、そのため従来の方法（ベース−エミッタ部の面
積がエミッタ電極爪シ出し用半導体層の面積と同じにな
る方法）では、その限界以下のエミッターベース接合面
積の素子は得られなかった。
本実施例では、エミッターベース接合部の面積がエツチ
ングにより非常に小さくしてあり、Ｃｅ（Ｃｅはエミッ
ターベース接合部の面積に比例する）が小さく、そのた
め高周波特性が改善される。
ングにより非常に小さくしてあり、Ｃｅ（Ｃｅはエミッ
ターベース接合部の面積に比例する）が小さく、そのた
め高周波特性が改善される。
本実施例で得られたベテロ接合バイポーラトランジスタ
は予想されたように以下の特徴を示した。
は予想されたように以下の特徴を示した。
まず１０００Ａという非常に薄いベースに良好なオーミ
ック電極を形成することができた。またコレクタ容量お
よびエミッタ容量が非常に小さくなったことから、同一
寸法の場合、従来のものに比べて高周波特性が非常に向
上した。
ック電極を形成することができた。またコレクタ容量お
よびエミッタ容量が非常に小さくなったことから、同一
寸法の場合、従来のものに比べて高周波特性が非常に向
上した。
なお本実施例では、半絶縁性半導体層はコレクタ層との
みと接しているが、ベース層の一部と接した状態であっ
ても、その上のベース電極とシ出し用ｐ型層がベース層
に接触できる範囲であればかまわないことは明らかであ
る。
みと接しているが、ベース層の一部と接した状態であっ
ても、その上のベース電極とシ出し用ｐ型層がベース層
に接触できる範囲であればかまわないことは明らかであ
る。
まだ本実施例では、所定の構造を得るために分子線エピ
タキシーを用いたが、そのほかに、例えば、有機金属化
学気相成長（ＭＯ−ＣＶＤ）法を用いても作成すること
ができる。
タキシーを用いたが、そのほかに、例えば、有機金属化
学気相成長（ＭＯ−ＣＶＤ）法を用いても作成すること
ができる。
また本実施例では、半導体としてＧａＡｓ−Ａ Ｊ ｘ
Ｇ ａ １ｘ Ａ ｓを用いたが、他の半導体材料、
例えばＩｎＰ−ＩｎＧａＡｓＰ等を用いても作成するこ
とができる。また人ｊ濃度として、Ｘ＝０．３、ｙ＝ｏ
、３ を用いたが、これは０〜１の範囲で任意に選ぶこ
とができる。Ｘの値の大きい場合には、エミッタ層の選
択エツチング液としてＨＦを用いることができる。
Ｇ ａ １ｘ Ａ ｓを用いたが、他の半導体材料、
例えばＩｎＰ−ＩｎＧａＡｓＰ等を用いても作成するこ
とができる。また人ｊ濃度として、Ｘ＝０．３、ｙ＝ｏ
、３ を用いたが、これは０〜１の範囲で任意に選ぶこ
とができる。Ｘの値の大きい場合には、エミッタ層の選
択エツチング液としてＨＦを用いることができる。
また本実施例では、５ｉ０２膜を利用したがＳｉ３ Ｎ
４など他の材料からなる膜を用いても良い。
４など他の材料からなる膜を用いても良い。
゛ 本実施例では、エミッタ、コレクタをｎ型に、ベー
スをｐ型にしたが、エミッタ、コレクタ電極型に、ペー
スをｎ型にした場合には、ペース取シ出し層をｎ型とす
れば良い。
スをｐ型にしたが、エミッタ、コレクタ電極型に、ペー
スをｎ型にした場合には、ペース取シ出し層をｎ型とす
れば良い。
発明の効果
以上述べた如く、本発明は、ベース電極の取り出しの容
易さを保ったまま、コレクタ容量およびエミッタ容量を
著しく低減することにより、高周波特性に優れたヘテロ
接合バイポーラトランジスタを、提供するものである。
易さを保ったまま、コレクタ容量およびエミッタ容量を
著しく低減することにより、高周波特性に優れたヘテロ
接合バイポーラトランジスタを、提供するものである。
第１図は本発明の一実施例を示す構造図、第２図及び第
３図は本発明の構造を実現するだめの製造途中の構造図
、第４図は従来のバイポーラトランジスタの構造図、第
５図は従来のヘテロ接合トランジスタの構造図である。 １６・・・・・・半絶縁性ＧａＡｓ基板、１７・・・・
・・ｎ＋ＧａＡｓ層、１８・・・・・・ｎ型Ｇ２ＬＡＳ
コレクタ層、１９・・・・・・ｐ型ＧＩＬＡＳヘース層
、２０・・・・・・ｎ型ＡＪｘＧａ１ 、Ａｓエミッタ
層、２１・・・・・・ｎ＋ＧａＡｓ層、２２・・・・・
・半絶縁性ＡＪｘＧａ１−ｘＡｓ層、２３・・・・・・
ｐ型ＧａＡｓ層、２４・・・・・・コレクタ電極、２５
・・・・・・ベース電極、２６・・・・・・エミッタ電
極、２７・・・・・・Ｓｉ０２層、２ｓ・・・・・・レ
ジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｌ８
−−− コレクタ 第２図 第４図 第５図
３図は本発明の構造を実現するだめの製造途中の構造図
、第４図は従来のバイポーラトランジスタの構造図、第
５図は従来のヘテロ接合トランジスタの構造図である。 １６・・・・・・半絶縁性ＧａＡｓ基板、１７・・・・
・・ｎ＋ＧａＡｓ層、１８・・・・・・ｎ型Ｇ２ＬＡＳ
コレクタ層、１９・・・・・・ｐ型ＧＩＬＡＳヘース層
、２０・・・・・・ｎ型ＡＪｘＧａ１ 、Ａｓエミッタ
層、２１・・・・・・ｎ＋ＧａＡｓ層、２２・・・・・
・半絶縁性ＡＪｘＧａ１−ｘＡｓ層、２３・・・・・・
ｐ型ＧａＡｓ層、２４・・・・・・コレクタ電極、２５
・・・・・・ベース電極、２６・・・・・・エミッタ電
極、２７・・・・・・Ｓｉ０２層、２ｓ・・・・・・レ
ジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｌ８
−−− コレクタ 第２図 第４図 第５図
Claims (4)
- （１）少なくともエミッタ領域とその上に隣接して設け
られたエミッタ電極取り出し用半導体層と、ベース領域
と、コレクタ領域を有し、少なくともエミッタがベース
を形成する半導体より禁制帯エネルギーの大きい半導体
からなり、該エミッタ、ベース接合面積が該エミッタ電
極取り出し用半導体層の面積よりも小さく、該コレクタ
または該コレクタ電極取り出し用領域の一部の上に半絶
縁性層を有し、その上に少なくとも該ベース領域に接触
して設けられた半導体領域を介して、ベースへの電気的
接触をとったことを特徴とするヘテロ接合バイポーラト
ランジスタ。 - （２）半絶縁性層として、ベースを形成する半導体より
も禁制帯エネルギーの大きい半導体を用いたことを特徴
とする特許請求の範囲第（１）項記載のヘテロ接合バイ
ポーラトランジスタ。 - （３）半導体基板の上に、コレクタ領域、ベース領域を
形成した後、ベースを形成する半導体より禁制帯エネル
ギーの大きい半導体を用いて、エミッタ領域を形成し、
更に、ベースと同一半導体を用いてエミッタ電極取り出
し用領域を形成し、更に、絶縁膜マスクを用いて、エッ
チングにより、該エミッタ、該ベース、該コレクタ領域
の一部をメサ状に残して、該コレクタ領域を露出させ、
更に選択エッチング液によって、該エミッタ層のみ凹状
にエッチングし、そのあとで露出された該コレクタ領域
および該絶縁膜マスク上に半絶縁性層を形成し、更に、
その上に、少なくとも該ベース領域に接触して半導体領
域を形成し、エッチングによって該絶縁膜マスクを除去
し、更に該半導体領域と該半絶縁性層の一部を、エッチ
ングによって除去して該コレクタの一部を露出させ、該
エミッタ層、該半導体領域、該コレクタ領域に、それぞ
れエミッタ電極、ベース電極、コレクタ電極を形成した
ことを特徴とするヘテロ接合バイポーラトランジスタの
製造方法。 - （４）半絶縁性層として、ベースを形成する半導体より
禁制帯エネルギーの大きい半導体を用いたことを特徴と
する特許請求の範囲第（３）項記載のヘテロ接合バイポ
ーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14556085A JPS625660A (ja) | 1985-07-02 | 1985-07-02 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14556085A JPS625660A (ja) | 1985-07-02 | 1985-07-02 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS625660A true JPS625660A (ja) | 1987-01-12 |
| JPH0577174B2 JPH0577174B2 (ja) | 1993-10-26 |
Family
ID=15387969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14556085A Granted JPS625660A (ja) | 1985-07-02 | 1985-07-02 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625660A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241166A (ja) * | 1988-03-23 | 1989-09-26 | Hitachi Ltd | バイポーラトランジスタの製造方法 |
| US4967252A (en) * | 1988-03-18 | 1990-10-30 | 501 Fujitsu Limited | Compound semiconductor bipolar device with side wall contact |
-
1985
- 1985-07-02 JP JP14556085A patent/JPS625660A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4967252A (en) * | 1988-03-18 | 1990-10-30 | 501 Fujitsu Limited | Compound semiconductor bipolar device with side wall contact |
| JPH01241166A (ja) * | 1988-03-23 | 1989-09-26 | Hitachi Ltd | バイポーラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0577174B2 (ja) | 1993-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6451659B1 (en) | Method for forming a bipolar transistor stabilized with electrical insulating elements | |
| KR950011018B1 (ko) | 헤테로접합형 바이폴라트랜지스터의 제조방법 | |
| US4713355A (en) | Bipolar transistor construction | |
| JPS625660A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS625659A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS625658A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0575170B2 (ja) | ||
| JP2921859B2 (ja) | 半導体集積回路 | |
| JPS61294860A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPS61294862A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6231165A (ja) | ヘテロ接合化合物半導体装置 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JPS62160760A (ja) | 半導体装置の製造方法 | |
| JPS61189666A (ja) | 接合形トランジスタおよびその製造方法 | |
| JPS61294861A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6221272A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPH0575169B2 (ja) | ||
| JPS62206880A (ja) | ヘテロバイポ−ラトランジスタの製造方法 |