JPS63248167A - ヘテロ接合バイポ−ラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS63248167A JPS63248167A JP8235287A JP8235287A JPS63248167A JP S63248167 A JPS63248167 A JP S63248167A JP 8235287 A JP8235287 A JP 8235287A JP 8235287 A JP8235287 A JP 8235287A JP S63248167 A JPS63248167 A JP S63248167A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- base
- semi
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 16
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 230000006698 induction Effects 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 239000000370 acceptor Substances 0.000 description 8
- -1 oxygen ions Chemical class 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000197 pyrolysis Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はへテロ接合バイポーラトランジスタの製造方法
に関する。
に関する。
近年、半導体装置は高集積化・高速化に向けて精力的な
研究開発が進められており、分子線エピタキシャル成長
法や有機金属熱分解気相成長法等による化合物半導体の
薄膜多層結晶成長技術の進展によって、化合物半導体等
のへテロ接合を利用したヘテロ接合バイポーラトランジ
スタ(以降HI3Tと称す)の実現が可能となった。
研究開発が進められており、分子線エピタキシャル成長
法や有機金属熱分解気相成長法等による化合物半導体の
薄膜多層結晶成長技術の進展によって、化合物半導体等
のへテロ接合を利用したヘテロ接合バイポーラトランジ
スタ(以降HI3Tと称す)の実現が可能となった。
このHB Tは、エミッタ注入効率が高く、従って、高
利得かつ高速化が期待されることから、次世代の半導体
素子として注目されている。
利得かつ高速化が期待されることから、次世代の半導体
素子として注目されている。
ところで、バイポーラトランジスタの高速・高周波性能
を示す指標としては、最大発振周波数f□8があるが、
これは次式で表わされる。
を示す指標としては、最大発振周波数f□8があるが、
これは次式で表わされる。
ここで、fTは電流利得遮断周波数、RBはベース抵抗
、C8oはバイポーラトランジスタの能動領域のベース
・コレクタ接合容量、Cbaはバイポーラトランジスタ
の外部領域のベース・コレクタ寄主接合容量である。
、C8oはバイポーラトランジスタの能動領域のベース
・コレクタ接合容量、Cbaはバイポーラトランジスタ
の外部領域のベース・コレクタ寄主接合容量である。
この(])式から、バイポーラトランジスタの高速・高
周波性能をより向上するにはベース・コレクタ寄生接合
容ff1ct、cを出来るだけ小さくすることが好まし
いことがわかる。この条件を実現するために、従来は、
外部ベース領域とコレクタ領域との界面にだ択的に、高
エネルギーで酸素イオンや水素イオンなどをイオン注入
してベース・コレクタ接合部を半絶縁化することにより
、ベース・コレクタ寄生接合容量を低減していた。
周波性能をより向上するにはベース・コレクタ寄生接合
容ff1ct、cを出来るだけ小さくすることが好まし
いことがわかる。この条件を実現するために、従来は、
外部ベース領域とコレクタ領域との界面にだ択的に、高
エネルギーで酸素イオンや水素イオンなどをイオン注入
してベース・コレクタ接合部を半絶縁化することにより
、ベース・コレクタ寄生接合容量を低減していた。
第3図は従来のHBTの一例の断面図である。
この従来例は、半絶縁性基板1上に順次形成したn型G
aAsから成るコクタ層2及びP型GaAsから成るベ
ース層5の界面に選択的に酸素イオンや水素イオンをイ
オン注入して絶縁層8を形成してベース層5の外部領域
とその下のコレクタ層2との間のベース・コレクタ寄生
接合容量CbCを低減すると共に、コレクタ及びベース
層2及び5のイオン注入による結晶欠陥の無い真性領域
上に少くともn型AffGaAsからなるエミッタ層6
を形成し、更にコレクタ、ベース及びエミッタ層2.5
及び6の各露出面にコレクタ、ベース及びエミッタ電f
P7c、7b及び7eを形成している。
aAsから成るコクタ層2及びP型GaAsから成るベ
ース層5の界面に選択的に酸素イオンや水素イオンをイ
オン注入して絶縁層8を形成してベース層5の外部領域
とその下のコレクタ層2との間のベース・コレクタ寄生
接合容量CbCを低減すると共に、コレクタ及びベース
層2及び5のイオン注入による結晶欠陥の無い真性領域
上に少くともn型AffGaAsからなるエミッタ層6
を形成し、更にコレクタ、ベース及びエミッタ層2.5
及び6の各露出面にコレクタ、ベース及びエミッタ電f
P7c、7b及び7eを形成している。
上述したように従来のHBTは、ベース・コレクタ間の
絶縁層を酸素イオンや水素イオンをイオン注入すること
によって形成するので、そのときのイオン注入によって
ベース層に結晶欠陥を誘起する。その結果、従来のHB
Tでは、この欠陥によってベース層のキャリぞがトラッ
プされてベース抵抗Raが大幅に増大し、高速・高周波
性能を損なうという欠点がある。
絶縁層を酸素イオンや水素イオンをイオン注入すること
によって形成するので、そのときのイオン注入によって
ベース層に結晶欠陥を誘起する。その結果、従来のHB
Tでは、この欠陥によってベース層のキャリぞがトラッ
プされてベース抵抗Raが大幅に増大し、高速・高周波
性能を損なうという欠点がある。
即ち、従来のHBTでは、(1)式から分かるようにc
bcが低減されてもRBが大きくなるため、相殺されて
f maxの増加があまり期待出来ない。
bcが低減されてもRBが大きくなるため、相殺されて
f maxの増加があまり期待出来ない。
しかも、イオン注入後の熱処理工程は、能動領域におけ
るベース、エミッタ及びコレクタの各層の不純物を隣接
する層に拡散させ、不純物濃度分布を変化させてしまう
。特にベース層の不純物がエミッタ層に拡散することに
より、再結合電流が増加し、エミッタ注入効率まで大幅
に低下してしまう。
るベース、エミッタ及びコレクタの各層の不純物を隣接
する層に拡散させ、不純物濃度分布を変化させてしまう
。特にベース層の不純物がエミッタ層に拡散することに
より、再結合電流が増加し、エミッタ注入効率まで大幅
に低下してしまう。
本発明の目的は、外部ベース領域とその直下のコレクタ
層との面に、これらの各層と格子整合し、しかも深い準
位のドナーもしくはアクセプタ不純物を含む半導体材料
からなる半絶縁層を設けることによって、ベース・コレ
クタ寄生容量を低減すると共にベース抵抗の増加とエミ
ッタ注入効率の低下とを防止したベテロ接合バイポーラ
トランジスタの製造方法を提供することにある。
層との面に、これらの各層と格子整合し、しかも深い準
位のドナーもしくはアクセプタ不純物を含む半導体材料
からなる半絶縁層を設けることによって、ベース・コレ
クタ寄生容量を低減すると共にベース抵抗の増加とエミ
ッタ注入効率の低下とを防止したベテロ接合バイポーラ
トランジスタの製造方法を提供することにある。
本発明のへテロ接合バイポーラトランシタの製造方法は
、一導電型のコレクタ層表面に選択的にエピタキシャル
成長による半絶縁層を形成する工程並びに前記コレクタ
層の少くとも露出面上に反対導電型のベース層及び一導
電型のエミッタ層を順次形成する工程を含み、深いエネ
ルギー順位のドナーある。いはアクセプタを含む半導体
材料からなりかつ前記コレクタ層及び前記ベース層と格
子整合した前記半絶縁層を形成して成る。
、一導電型のコレクタ層表面に選択的にエピタキシャル
成長による半絶縁層を形成する工程並びに前記コレクタ
層の少くとも露出面上に反対導電型のベース層及び一導
電型のエミッタ層を順次形成する工程を含み、深いエネ
ルギー順位のドナーある。いはアクセプタを含む半導体
材料からなりかつ前記コレクタ層及び前記ベース層と格
子整合した前記半絶縁層を形成して成る。
本発明においては、外部ベース領域直下のコレクタ層と
ベース層の間に、コレクタ層及びベース層と格子整合し
、しかも深い準位のドナーもしくはアクセプタ不純物を
含む半導体材料からなる半絶縁層をエピタキシャル成長
法によって形成しているため、外部ベース領域とコレク
タ層とのベース・コレクタ寄生接合容量Cbcが半絶縁
層の厚みに応じて大幅に低減できるとともに、少なくと
も、ベース層形成後は、イオン注入工程及びそれにとも
なう熱処理工程を必要としないため、ベース層への結晶
欠陥の誘起及びベース層の不純物のエミッタ層への拡散
を防止できる。
ベース層の間に、コレクタ層及びベース層と格子整合し
、しかも深い準位のドナーもしくはアクセプタ不純物を
含む半導体材料からなる半絶縁層をエピタキシャル成長
法によって形成しているため、外部ベース領域とコレク
タ層とのベース・コレクタ寄生接合容量Cbcが半絶縁
層の厚みに応じて大幅に低減できるとともに、少なくと
も、ベース層形成後は、イオン注入工程及びそれにとも
なう熱処理工程を必要としないため、ベース層への結晶
欠陥の誘起及びベース層の不純物のエミッタ層への拡散
を防止できる。
以下、本発明の実施例について図面の簡単な説明する。
第1図(a)〜(d)は本発明の第1の実施例を説明す
るために工程順に示す半導体チップの断面図である。
るために工程順に示す半導体チップの断面図である。
この実施例では、先ず、第1図ja)に示すように、G
aAsから成る半絶縁性基板1上に、ドナー(例えばS
i)をドープしたn型GaAsから成るコレクタ層2を
厚さ0.5μm乃至1.0μmに分子線エピタキシャル
成長法、あるいは有機金属熱分解気相成長法等を用いて
成長した後、5i02及びSi3N4等の絶縁体あるい
はタングステン又、タングステンシリサイド等の耐熱性
導体からなる所定パターンのマスクM3を形成し、更に
、マスク層3を用いてコレクタ層2表面を選択的に0.
2μm乃至0.5μm程度の深さにエツチングする。
aAsから成る半絶縁性基板1上に、ドナー(例えばS
i)をドープしたn型GaAsから成るコレクタ層2を
厚さ0.5μm乃至1.0μmに分子線エピタキシャル
成長法、あるいは有機金属熱分解気相成長法等を用いて
成長した後、5i02及びSi3N4等の絶縁体あるい
はタングステン又、タングステンシリサイド等の耐熱性
導体からなる所定パターンのマスクM3を形成し、更に
、マスク層3を用いてコレクタ層2表面を選択的に0.
2μm乃至0.5μm程度の深さにエツチングする。
次に、第1図(b)に示すように、コレクタ層2のエツ
チングされた領域上に、コレクタ層2と同じ材料で深い
エネルギー準位のドナー不純物(例えば酸素)もしくは
深いエネルギー準位のアクセプタ不純物(例えばCr、
Fe)をドープしたGaAsを、コレクタ層2のエツチ
ング深さと同程度の厚みにエピタキシャル成長し、半絶
縁層4を形成する。このエピタキシャル成長には、有機
金属熱分解気相成長法に代表される進択性の高い成長法
が適している。
チングされた領域上に、コレクタ層2と同じ材料で深い
エネルギー準位のドナー不純物(例えば酸素)もしくは
深いエネルギー準位のアクセプタ不純物(例えばCr、
Fe)をドープしたGaAsを、コレクタ層2のエツチ
ング深さと同程度の厚みにエピタキシャル成長し、半絶
縁層4を形成する。このエピタキシャル成長には、有機
金属熱分解気相成長法に代表される進択性の高い成長法
が適している。
続いて、第1図(C)に示すように、マスク層3を除去
した後、厚さ数百人乃至数千人程度のアクセプタ(例え
ばBe)をドープしたpをGaAsから成るベース層5
と厚さ数千人のドナー(例えばSi)をドープしなn型
Aj?GaAsからなるエミッタ層6とをエピタキシャ
ル成長により順次形成する。
した後、厚さ数百人乃至数千人程度のアクセプタ(例え
ばBe)をドープしたpをGaAsから成るベース層5
と厚さ数千人のドナー(例えばSi)をドープしなn型
Aj?GaAsからなるエミッタ層6とをエピタキシャ
ル成長により順次形成する。
次に、第1図(d)に示すように、周知の方法で選択的
にエツチングして、ベース層5及びコレクタ層2上の電
極を形成すべき所定部分を露出しn型G a A sに
対するオーミック接触性金属(例えばAuGe/Ni)
から成るエミッタ電極Te及びコレクタ電極7c並びに
P型GaAsに対する接触性金属(例えばAuZn、A
uCr。
にエツチングして、ベース層5及びコレクタ層2上の電
極を形成すべき所定部分を露出しn型G a A sに
対するオーミック接触性金属(例えばAuGe/Ni)
から成るエミッタ電極Te及びコレクタ電極7c並びに
P型GaAsに対する接触性金属(例えばAuZn、A
uCr。
AuMn等)から成るベース電極7bを形成して第1の
実施例によるHBTが完成する。
実施例によるHBTが完成する。
第2図(a)〜(d)は本発明の第2の実施例を説明す
るための工程順に示す半導体チップの断面図である。
るための工程順に示す半導体チップの断面図である。
この実施例では、先ず、第2図<a)に示すように、G
aAsから成る半絶縁性基板1上にドナー(例えばSi
)をドープしたn型GaAsから成るコレクタ層2を厚
さ0.3μm乃至0.5μmに形成し、更にコレク・り
層2と同じ材料で深いエネルギー準位のドナー不純物(
例えば酸素)もしくは深いエネルギー準位のアクセプタ
不純物(例えばCr、Fe)をドープしたGaAsから
成る半絶縁層4を厚さ0.2μm乃至0.5μmに、分
子線エピタキシャル成長法あるいは有機金属熱分解気相
成長法等を用いて形成する。
aAsから成る半絶縁性基板1上にドナー(例えばSi
)をドープしたn型GaAsから成るコレクタ層2を厚
さ0.3μm乃至0.5μmに形成し、更にコレク・り
層2と同じ材料で深いエネルギー準位のドナー不純物(
例えば酸素)もしくは深いエネルギー準位のアクセプタ
不純物(例えばCr、Fe)をドープしたGaAsから
成る半絶縁層4を厚さ0.2μm乃至0.5μmに、分
子線エピタキシャル成長法あるいは有機金属熱分解気相
成長法等を用いて形成する。
次に、第1図(b)に示すように、5i02゜Si3N
4等の絶縁体からなる所定のパターンの開口部を有する
マスク層3を形成し、更に半絶縁性基板1の表面側から
例えばSiイオンを注入した後熱処理によって活性化し
、半絶縁層4の開口部の部分にコレクタ層2と同じ導電
型のn型のコレクタPiJ 2 aを形成する。ここで
、イオン注入条件として、例えば、半絶縁層4の厚みが
0.5μmであれば、Siイオンをドーズ−清2X I
Q12cm−2,加速エネルギー280Ke yで注
入し、800℃、5秒間の熱処理を施すことにより、約
5X1016cm−’のキャリヤ濃度を有するn型のコ
レクタ層2aが形成される。
4等の絶縁体からなる所定のパターンの開口部を有する
マスク層3を形成し、更に半絶縁性基板1の表面側から
例えばSiイオンを注入した後熱処理によって活性化し
、半絶縁層4の開口部の部分にコレクタ層2と同じ導電
型のn型のコレクタPiJ 2 aを形成する。ここで
、イオン注入条件として、例えば、半絶縁層4の厚みが
0.5μmであれば、Siイオンをドーズ−清2X I
Q12cm−2,加速エネルギー280Ke yで注
入し、800℃、5秒間の熱処理を施すことにより、約
5X1016cm−’のキャリヤ濃度を有するn型のコ
レクタ層2aが形成される。
続いて、第1図(c)に示すようにマスク層3を除去し
た後、厚さ数百〜数千人程度のアクセプタ(例えばBe
)をドープしたP型GaAsがら成るベースN5と厚さ
数千人のドナー(例えばSi)をドープしたn型Aff
GaAsがら成るエミッタ層6とをエピタキシャル成長
により順次形成する。
た後、厚さ数百〜数千人程度のアクセプタ(例えばBe
)をドープしたP型GaAsがら成るベースN5と厚さ
数千人のドナー(例えばSi)をドープしたn型Aff
GaAsがら成るエミッタ層6とをエピタキシャル成長
により順次形成する。
次に、第2図(d)に示すように、周知の方法で選択的
にエツチングしてベース層5及びコレクタ層2の電極を
形成すべき所定部分を露出し、rl型GaAsに対する
オーミック接触性金属(例えばA u G e / N
i )から成るエミッタ電!& 7 e及びコレクタ
電極7c並びにp型G a A sに対するオーミック
接触性金属(例えばA u Z n 。
にエツチングしてベース層5及びコレクタ層2の電極を
形成すべき所定部分を露出し、rl型GaAsに対する
オーミック接触性金属(例えばA u G e / N
i )から成るエミッタ電!& 7 e及びコレクタ
電極7c並びにp型G a A sに対するオーミック
接触性金属(例えばA u Z n 。
A u Cr 、 A u M n等)から成るベース
環i7bを形成して第2の実施例によるH B Tが完
成する。
環i7bを形成して第2の実施例によるH B Tが完
成する。
以上説明したように本発明では、コレクタ層及びベース
層と格子整合し、しかも深いエネルギー準位のドナーも
しくはアクセプタ不純物を含む半導体材料から成る半絶
縁層を、外部ベース領域直下のベース・コレクタ層間の
界面に設けることによって、イオン注入及びその後の熱
処理工程が不要となり、これに起因するベース不純物拡
散によるエミッタ注入効率の低下や結晶欠陥によるベー
ス抵抗の増大を防止しつつベース・コレクタ寄生接合容
量C5cを大幅に低減した高速・高周波性能の非常に優
れたベテロ接合バイポーラトランジスタが実現出来ると
いう効果がある。
層と格子整合し、しかも深いエネルギー準位のドナーも
しくはアクセプタ不純物を含む半導体材料から成る半絶
縁層を、外部ベース領域直下のベース・コレクタ層間の
界面に設けることによって、イオン注入及びその後の熱
処理工程が不要となり、これに起因するベース不純物拡
散によるエミッタ注入効率の低下や結晶欠陥によるベー
ス抵抗の増大を防止しつつベース・コレクタ寄生接合容
量C5cを大幅に低減した高速・高周波性能の非常に優
れたベテロ接合バイポーラトランジスタが実現出来ると
いう効果がある。
明の第1及び第2の実施例を説明するための工程順に示
した半導体チップの断面図、第3図は従来のHBTの一
例の断面図である。
した半導体チップの断面図、第3図は従来のHBTの一
例の断面図である。
1・・・半絶縁性基板、2,2a・・・コレクタ層、3
.3′・・・マスク層、4・・・半絶縁層、5・・・ベ
ース層、6・・・エミッタ層、7b・・・ベース電極、
7C・・・コレクタ電極、7e・・・エミッタ電極、8
・・・絶縁層。
.3′・・・マスク層、4・・・半絶縁層、5・・・ベ
ース層、6・・・エミッタ層、7b・・・ベース電極、
7C・・・コレクタ電極、7e・・・エミッタ電極、8
・・・絶縁層。
゛にコUクタ婆9夕 l 2
第1閃
12図
Claims (1)
- 一導電型のコレクタ層表面に選択的にエピタキシャル成
長による半絶縁層を形成する工程並びに前記コレクタ層
の少くとも露出面上に反対導電型のベース層及び一導電
型のエミッタ層を順次形成する工程を含み、深いエネル
ギー順位のドナーあるいはアクセプタを含む半導体材料
からなりかつ前記コレクタ層及び前記ベース層と格子整
合した前記半絶縁層を形成することを特徴とするヘテロ
接合バイポーラトンジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8235287A JPS63248167A (ja) | 1987-04-02 | 1987-04-02 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8235287A JPS63248167A (ja) | 1987-04-02 | 1987-04-02 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63248167A true JPS63248167A (ja) | 1988-10-14 |
Family
ID=13772179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8235287A Pending JPS63248167A (ja) | 1987-04-02 | 1987-04-02 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63248167A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51151090A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Semiconductor laser apparatus and its manufacturing method |
JPS5390787A (en) * | 1977-01-20 | 1978-08-09 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device and its production |
JPS61112374A (ja) * | 1984-11-07 | 1986-05-30 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタ |
JPS6216569A (ja) * | 1985-07-16 | 1987-01-24 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタおよびその製造方法 |
JPS6249656A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
-
1987
- 1987-04-02 JP JP8235287A patent/JPS63248167A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51151090A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Semiconductor laser apparatus and its manufacturing method |
JPS5390787A (en) * | 1977-01-20 | 1978-08-09 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device and its production |
JPS61112374A (ja) * | 1984-11-07 | 1986-05-30 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタ |
JPS6216569A (ja) * | 1985-07-16 | 1987-01-24 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタおよびその製造方法 |
JPS6249656A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0744182B2 (ja) | ヘテロ接合バイポ−ラ・トランジスタ | |
JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
JPH084091B2 (ja) | プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法 | |
JPH05347313A (ja) | 高速半導体デバイスの極薄活性領域の製造方法 | |
FR2819342A1 (fr) | Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation | |
JP2937944B2 (ja) | 非常に高利得のヘテロ接合バイポーラトランジスタを製造する方法 | |
JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
Khalid et al. | Planar self-aligned microwave InGaP/GaAs HBTs using He/sup+//O/sup+/implant isolation | |
JPS63248167A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
JPH11251328A (ja) | 化合物半導体装置 | |
JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP3062065B2 (ja) | 半導体装置の製造方法 | |
JPS60164358A (ja) | 半導体装置の製造方法 | |
JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
JP3127510B2 (ja) | 半導体装置の製造方法 | |
JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
JPH01233767A (ja) | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
JPS5891631A (ja) | 半導体装置 | |
JPH0620075B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPH01135069A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPH01146362A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP4364628B2 (ja) | 半導体装置の製造方法 |