しかしながら、従来の半導体装置では、半導体層へのAuの異常拡散が発生してしまうという問題がある。
すなわち、上述した従来の半導体装置は、電子線蒸着機およびリフトオフ法で多層構造の電極が形成される。しかしながらこの方法では、電極を構成する電極材料を完全に垂直に蒸着することが容易ではなく、また、蒸着時に電極端および半導体層表面に非常に僅かな厚みではあるが、電極材料が付着してしまうことが知られている。
図13は、図11および図12に示す工程で形成されたPt、Auを含む電極をもつゲート電極および、ベース電極を示す図である。図13(a)は、図11に示す工程によって製造されたTi/Pt/Auからなるゲート電極の断面図であり、図13(b)は、図12に示す工程によって製造されたPt/Ti/Pt/Auからなるベース電極の断面図である。これらに示されるように、電極材料が、電極端および半導体層表面に意図せず付着してしまう。電極端および半導体層表面に電極材料が付着した状態でトランジスタの製造を続けた場合、製造工程中の熱処理で電極端のAu薄膜は半導体層(能動層)に拡散してしまう。
Auが半導体層へ拡散すると次のような問題が発生する。電界効果型トランジスタの場合では、ゲート耐圧の劣化および、トランジスタの閾値電圧をばらつかせる原因となる。また、ベース電極をもつヘテロバイポーラトランジスタでは、ベース、コレクタ間の耐圧をばらつかせる原因となる。
このようなAuの半導体層中への異常拡散を防止するために、特許文献1では、半導体上にT字型の構造を有するゲート電極が備えられた半導体装置が開示されている。上記ゲート電極がT字型構造をしていることから、電極端は半導体表面に接触していない。これにより半導体装置の製造工程に含まれる熱処理によって電極を構成している金属、具体的にはAuが電極端に付着した場合であってもAuが半導体層(能動層)に付着することを避けることができる。
したがって、このような構成を備えた半導体装置は、上述したような電極特性の劣化を防ぐことができるとしている。
しかしながら、このようなT字型構造の電極を半導体層上に形成して製造する半導体装置は、上述したようなAuの半導体層中への異常拡散は防止することができるが、その半導体装置の製造工程は従来の製造工程と比較して煩雑となる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、従来の半導体装置の製造方法を大きく変えることなく、半導体層へのAuの異常拡散を防止した半導体装置を製造することができる製造方法を提供することにある。
本発明の発明者らは、半導体装置の製造方法につき鋭意検討した結果、半導体層上にAuが単体で存在する場合には、Auの半導体層への異常拡散は起こらないことを見出した。さらに、PtとAuとが混在しており、かつ、半導体層とショットキー接合またはオーミック接合を形成しているPt層の厚さが薄い部分において、Auが半導体層へ異常拡散することを見出し、本発明を完成するに至った。
本発明に係る半導体装置の製造方法は、上記課題を解決するために、Pt層およびAu層を含み、どちらか一方が半導体層とショットキー接合またはオーミック接合を形成する電極を備えた半導体装置の製造方法において、電子線蒸着法により半導体層上に電極材料を蒸着する蒸着工程と、上記蒸着工程で電極端に形成された上記Pt層およびAu層を含んでなる薄層部から、Pt層およびAu層のうち上記半導体層とショットキー接合またはオーミック接合を形成する層以外の層を除去する除去工程と、リフトオフ法により電極を形成する電極形成工程と、を含むことを特徴としている。
このように、本発明の半導体装置の製造方法は、上記除去工程以外は従来の製造方法と同様の工程であり、また、除去工程はエッチングなどにより実現できるから、従来の製造方法を変えることなく、そのまま従来の製造方法に追加することができる。このため、本発明の製造方法によれば、これまでの製造工程を大きく変える必要がなく、これまでの半導体装置の製造における生産効率を維持しつつ、上述した問題点を解決する半導体装置を提供することができる。
本発明の半導体装置の製造方法では、蒸着工程において半導体層上に電極材料を蒸着する際に、半導体層上の意図しない領域にも電極材料が蒸着され、非常に僅かな厚みの電極材料の層が形成されてしまう。このため、蒸着工程において電極材料を積層すると、非常に僅かな厚みの電極材料が複数積層されてなる領域が半導体層上に形成されることとなる。本発明においては、蒸着工程において必然的に形成されることとなる、電極を形成するための意図して形成された電極材料の厚みと比して非常に薄い領域を「薄層部」という。また、「電極端」とは、電極における半導体層との接触面を底面とした場合の、電極の側面および側面の薄層部と連続して形成されている半導体層上の薄層部のことをいう。
上述したとおり、Auの半導体層への異常拡散はPtとAuとが混在し、かつPt層の厚さが薄い場合に生じるが、本発明の半導体装置の製造方法は、上記蒸着工程で電極端に形成された薄層部から、Pt層およびAu層のうち上記半導体層とショットキー接合またはオーミック接合を形成する層以外の層を除去する除去工程を含んでいる。このため、例えば、上記半導体層とPt層とが上記接合を形成している場合には、除去工程により薄層部からAu層を取り除くことができる。よって、本発明の製造方法により製造された半導体装置に対し熱処理等がなされた場合も、薄層部が共晶状態となってAuが半導体層へ異常拡散することがない。したがって、本発明の製造方法によれば、電極を構成するAu層が半導体層に異常拡散することがない半導体装置を効率良く製造することができる。
本発明の半導体装置の製造方法は、上記薄層部には、上記除去工程において取り除かれる層以外の層の厚みが50nm未満である領域が含まれていることが好ましい。
蒸着工程において形成される薄層部は意図せずに形成されるものであるから、通常その厚みを制御することはできない。ここで、Pt層およびAu層を含んでなる薄層部において、Pt層が半導体層とショットキー接合またはオーミック接合を形成している場合、Au層以外の層の厚みが50nm未満であると、半導体層に対するAu層の異常拡散が生じやすくなる。したがって、蒸着工程においてAu層以外の層が50nm未満である領域が形成される場合には、上記除去工程により薄層部のAu層を取り除くことが、半導体層へのAuの異常拡散を防止するために特に重要となる。
なお、「除去工程において取り除かれる層以外の層」とは、必ずしも単層で形成されていなくてもよい。すなわち、半導体層とショットキー接合またはオーミック接合を形成する層が1層で形成されている必要はなく、複数の層により形成されていてもよい。すなわち、「除去工程において取り除かれる層以外の層」は、除去工程において取り除かれる層と熱処理により共晶状態となる電極材料であればよく、複数の電極材料層からなり、そのうちの1層が半導体層とショットキー接合またはオーミック接合を形成するものであればよい。また、薄層部のPt層およびAu層が共晶状態になることが可能な範囲であれば、上記Pt層およびAu層が順次積層された構造である必要はなく、この2層の間に別の電極材料が積層されていてもよい。
また、本発明に係る半導体装置の製造方法は、上記半導体層にGaを含むことを特徴としている。
これにより、上記の効果に加えて、Gaを半導体基板に含んでいることから、シリコンを基板に用いる半導体装置に比べ高性能な半導体装置を製造することができる。また、Gaを含む半導体基板は、直接イオン(n型またはp型)を注入し、電極を形成し、配線を行うという比較的簡単な方法によって半導体装置を形成できる。
本発明の半導体の製造方法は、半導体装置を加熱して300℃以上とする熱処理工程を、上記除去工程の後に含むものであってもよい。
半導体装置の製造方法においては、種々の理由で半導体装置が加熱処理されることがあるが、この加熱処理工程によって半導体層へのAuの異常拡散が生じることがある。本発明の製造方法は、熱処理工程の前に上記除去工程を備えているから、半導体装置が300℃以上に加熱されることによるAuの半導体装置への異常拡散を確実に防止することができる。
また、本発明に係る半導体装置の製造方法は、上記電極が、電界効果型トランジスタのゲート電極またはバイポーラトランジスタのベース電極であることを特徴としている。
これにより、電界効果型トランジスタの場合では、ゲート電極の電極材料が半導体層に異常拡散することがないため、上述したようなゲート耐圧の劣化等の問題が発生せず、性能の高いトランジスタを提供することができる。また、バイポーラトランジスタの場合では、ベース電極の電極材料が半導体層に異常拡散することがないため、上述したようなベース、コレクタ間の耐圧のばらつき等の問題が発生しないため性能の高いトランジスタを提供することができる。
また、本発明に係る半導体装置の製造方法は、上記除去工程が、上記蒸着工程の後であり、かつ上記電極形成工程の前になされることを特徴としている。
これにより、本発明の半導体装置は、電界効果トランジスタではソース電極およびドレイン電極、バイポーラトランジスタではエミッタ電極およびコレクタ電極が絶縁層(酸化層)で覆われていない状態であっても、これらの電極の電極材料を除去することなく、ゲート電極またはベース電極の異常拡散する電極材料を除去することができる。
また、上述した工程を含む製造方法によって製造される本発明の半導体装置は、電子線蒸着法により半導体層上に電極材料を蒸着する蒸着工程により形成されたPt層およびAu層を含み、どちらか一方が半導体層とショットキー接合またはオーミック接合を形成する電極を備えた半導体装置において、上記電極の電極端の薄層部は、Pt層又はAu層のうち、半導体層とショットキー接合またはオーミック接合を形成する層のみを含んでいることを特徴としている。
上述したように、半導体層へのAuの異常拡散は、薄層部にPtとAuとが混在している場合に起こるが、発明の半導体装置は、Pt層とAuとのうち、薄層部が半導体層と上記接合を形成する層のみを含んでおり他方の層は含んでいない。このため、本発明の半導体装置は、熱処理工程された場合であっても、Pt層およびAu層が共晶状態となることはないから、半導体層へのAu(またはPt)の異常拡散が起こらない。
これにより、上述したような電極の耐圧等の問題を解決することができ、良好なショットキー接合あるいはオーミック接合を形成することができる。すなわち、高い性能と信頼性をもつ半導体装置を提供することができる。
本発明に係る半導体装置の製造方法は、蒸着工程で電極端に形成された上記Pt層およびAu層を含んでなる薄層部から、Pt層およびAu層のうち上記半導体層とショットキー接合またはオーミック接合を形成する層以外の層を除去する除去工程を含んでいる。
これにより、PtまたはAuが半導体層に異常拡散することがない半導体装置を、これまでの半導体装置の製造方法を大きく変えることなく製造することができる。したがって、これまでの半導体装置の製造における生産効率を維持し、かつ、高い性能をもつ半導体装置を提供することができるという効果を奏する。
また、本発明の半導体装置は、電極端の薄層部がPt層又はAu層のうち、半導体層とショットキー接合またはオーミック接合を形成する層のみを含んでいる。
これにより、従来では電極の形成過程における熱処理において、電極端に付着していた電極材料の半導体層への異常拡散を防ぐことができる。
半導体層内へのPtまたはAuの異常拡散は、その拡散の程度が僅かであっても、電界効果型トランジスタのゲート電極端で起った場合では、ゲート耐圧の劣化および、トランジスタの閾値電圧をばらつかせる原因となる。またヘテロバイポーラトランジスタのベース電極端で異常拡散が起った場合でも、ベース、コレクタ間の耐圧をばらつかせる原因となる。
本発明の半導体装置は、上記のように電極の電極端の薄層部がPt層又はAu層のうち、半導体層とショットキー接合またはオーミック接合を形成する一方の層のみを含んでいるから、電界効果型トランジスタでは、ゲート電極直下および、電極端付近での半導体層(能動層)領域に広がる空乏層の深さが均一になり、閾値電圧の安定化につながる。また、上記のような特徴をもつヘテロバイポーラトランジスタでは、ベース電極の電極端での金属のベース層への拡散が安定し、ベース・コレクタのPN接合にまでベース電極の電極材料が拡散することがなくなり、ベース・コレクタダイオード特性が著しく安定するという効果を奏する。
本発明の実施の形態を説明する前に、Auの半導体層への異常拡散について具体的に説明する。
上述した電界効果型トランジスタおよびヘテロバイポーラトランジスタはともに、Ti、Au、Ptを電極材料として含むものである。AuおよびPtは半導体層と固相反応しやすい金属である。しかしながら、Auの半導体層との反応は、本発明に係る半導体装置においては、電界効果型トランジスタの場合はゲート耐圧の劣化および、トランジスタの閾値電圧をばらつかせる原因となり、ベース電極をもつヘテロバイポーラトランジスタでは、ベース、コレクタ間の耐圧をばらつかせる原因となる。そこで、Auと半導体層との固相反応を防ぐためにTi層を用いる。このTi層は、通常50〜200nm程度の厚みで積層され、Auと半導体層との接触を防ぐ。
半導体装置は、従来から上述したような電子線蒸着機およびリフトオフ法で多層構造の電極形成される。しかしながらこの方法では、電極材料の蒸着時に電極端および半導体層表面に非常に僅かな厚みではあるが、電極材料が付着してしまうことが知られている。図13は、図11および図12に示す工程で形成されたPt、Auを含む電極をもつゲート電極および、ベース電極を示す図である。これらに示されるように、電極材料が、電極端および半導体層表面に意図せず付着してしまう。この付着は、その厚みが制御できず、かつ非常に薄い。すなわち、電極端および半導体層表面に意図せず付着してしまった箇所ではTi層も非常に薄く(1nm以下)なっている。そのため、Auと半導体層との固相反応を防ぐために設けられているはずのTi層はその効果を十分に奏することができない。このため、電極端および半導体層表面に電極材料が付着した状態でトランジスタの製造を続けた場合、製造工程中の熱処理で電極端のAu薄膜は半導体層に拡散してしまう。この拡散が、Auの半導体層への異常拡散である。すなわち、「異常拡散」とは、ショットキー接合またはオーミック接合を形成するための電極材料とは異なる電極材料の半導体層への拡散をいい、この拡散によりショットキー接合またはオーミック接合に悪影響を及ぼすものである。
またここでいう熱処理とは、例えば図12に示すようなヘテロバイポーラトランジスタの製造の場合、ベース電極の最下層の電極材料であるPtを確実にp型GaAsベース層に到達させて、ベース電極とp型GaAsベース層とのオーミック接合の接合抵抗を低減するためのアロイ処理(例えば約400℃で1分間)や、250℃から300℃程度の温度で半導体層上に形成されたゲート電極またはベース電極の保護のためのSiN層を形成する工程も、上記熱処理として含んで考える必要がある。
図14には、上記アロイ処理(380℃で1分間)後にAuの異常拡散が発生した場合のヘテロバイポーラトランジスタのベース電極付近の断面図を示す。これによれば、ベース電極の電極端でその下部にあたるAlGaAsエミッタ層13、p型GaAsベース層12中にもAuが異常拡散していることが、元素分析により確認された。また、この現象は、ベース電極下にAlGaAsエミッタ層あるいはInGaPエミッタ層13がなく、直接p型GaAsベース層12の上にあった場合でも同様に発生する。
ヘテロバイポーラトランジスタのベース電極の場合、通常はエミッタ層であるAlGaAsエミッタ層あるいはInGaPエミッタ層上にベース電極を形成し、アロイ処理によってベース電極最下層のPtを半導体層に拡散させ、p型GaAsベース層にコンタクトする方法が用いられる。このp型GaAsベース層はトランジシタの高性能化のため、具体的には高周波トランジスタの場合ではキャリアの走行時間を短くするため、高濃度化、薄層化されており、通常50nm〜100nmの厚みがもちいられるのが一般的である。このような非常に薄いp型GaAsベース層にPtを拡散させることでコンタクトする方法で形成されるベース電極端でAuのAlGaAsエミッタ層とその下のp型GaAsベース層へのAuの異常拡散が起った場合、この異常拡散が僅かなものであっても、ベース、コレクタ間の耐圧をばらつかせる原因となる。
そこでまず、本発明者らは、半導体層へのAuの異常拡散について、その拡散メカニズムを調べた。具体的に説明すると以下の通りである。
これまでに、図11から図13に示したようにTi、Pt、Au、またはPt、Ti、Pt、Auを電極材料にもつ電極では、熱処理を行うことによって、Auが半導体層へ異常拡散することがわかっている。そこで、他の電極材料をもつ電極について、その電極材料の異常拡散の有無を調べた。具体的には、電極材料として、Ti単層、Pt単層、Au単層、TiとAuとの積層構造(Ti/Au層)、TiとPtとの積層構造(Ti/Pt層)を用い、上述したような電子線蒸着機およびリフトオフ法によって半導体層上にそれぞれ形成した。次に形成した各種の電極に400℃、1分間の熱処理を行った。半導体層への異常拡散を調べるため、それぞれの半導体層について元素分析を行った。その結果、これら各種の電極のうち、Ti単層、Pt単層、Au単層、TiとAuとの積層構造、TiとPtとの積層構造はいずれも図5に示すような電極端における電極材料の異常拡散は発生しなかった。すなわち、各種単層および、PtとAuとが混在していない積層構造では、図13に示すような電極端での金属の異常拡散は全く発生しないことがわかった。
次にPtとAuとの積層構造(Pt/Au層)をもつ電極について、Auの異常拡散条件を調べた。具体的には、半導体層上に形成するPt/Au層をもつ電極の各々の層厚をPt(層の厚み:Xnm)/Au(層の厚み:200nm)とし、X=2nm、5nm、10nm、50nm、100nmと変化させた電極を用い、上述した方法と同様の方法で半導体層上にそれぞれ形成した。形成した電極には、上記と同じく400℃、1分間の熱処理を行った。その後、半導体層への異常拡散の深さを調べるため、それぞれの半導体層について元素分析を行った。なおここで、異常拡散の深さとは、半導体層の表面から電極材料の積層方向とは反対方向の半導体層中へ拡散した距離のことをいう。表1はその結果をまとめたものである。また、図15は、表1に基づいて作成したグラフである。
これらの結果を表1および図15に基づいて説明すると次の通りである。まず、Pt層の厚みが0nmとは、Au単層ということである。上述したようにAu単層の場合では、Auの異常拡散は見られない。次に、電極中心部におけるAuの異常拡散には、Pt層の厚みによって差が見られた。すなわち、Pt層の厚みが10nm以下(X=2nm、5nm、10nm)では、図16に示すような電極中心部におけるGaAsへのAuの異常拡散の深さが約200nm見られた。一方、Pt層の厚みが50nm以上(X=50nm、100nm)の場合は、電極の中心部分におけるGaAsへのAuの異常拡散は見られなかった。しかしながら、Pt層の厚みが2nm、5nm、10nm、50nm、100nmのいずれの電極でも、電極端付近におけるGaAsへのAuの異常拡散の深さは約200nm見られた。
また、これらの電極の下地となる層の材料をGaAs、AlGaAs、InGaAs、InGaPそれぞれに変え、Pt/Au層をもつ電極のAuの異常拡散を上記と同様の方法で調べた。その結果、いずれの場合でも、電極端付近におけるAuの異常拡散が見られた。すなわち、Auの異常拡散にGaが関係していることがわかった。
さらに、これらの調査により、図13および図14に示す電極上部(Auの部分)にGaが析出していることも元素分析で合わせて確認できた。
これらの結果は、Ptが触媒として作用し、GaとAuの固相反応が促進され、Auの半導体層への拡散と、Gaの電極の金属材料への拡散とが同時に発生していることが示唆できるものであった。
また、上記の現象はPtとAuとが逆の場合であっても同様のことが言え、Au層の厚みが薄い場合に、Ptが触媒として作用し、GaとAuの固相反応が促進され、Auの半導体層への拡散と、Gaの電極の金属材料への拡散とが同時に発生する。
以上のことから、本発明者らは、上記PtおよびAuのうち、半導体層に近い側に積層された一方の電極材料の層の厚みが50nm未満となる箇所から他方の電極材料を除去(エッチング)することで、従来の半導体装置の製造工程を変えることなく製造でき、かつ、電極材料の異常拡散を防いだ半導体装置を実現した。例えば、半導体層に近い側にPt層が形成されている場合には、当該Pt層の厚みが50nm未満となる領域からAu層を取り除くことにより、Au層から半導体層にAuが異常拡散することを防止することができる。
本発明の実施の一形態について図1または図2に基づいて説明すれば、以下の通りである。なお、以下に説明するのはAuがGaを含む半導体層へ異常拡散する場合についてである。
図1は、本発明に係るゲート電極をもつ電界効果型トランジスタの断面図および、ゲート電極100の拡大断面図である。後述する工程により製造された電界効果型トランジスタは、図1(a)に示すように半絶縁性GaAs基板1上に、n型能動層(半導体層)2、n型コンタクト層3、ソース電極4、ドレイン電極5、SiN層7、ゲート電極100が形成されている。このゲート電極100は、図1(b)に示すように、電極の最上層に形成されたAu層がその下層の電極端および半導体層表面における薄層部20には存在していないことがわかる。
これにより、本発明に係るゲート電極をもつ電界効果型トランジスタは、図1(a)に示されるような構造のゲート電極を構成しているため、製造工程における熱処理を行っても、半導体層であるn型能動層2へのAuの異常拡散が発生しない。
以下に図1に示したようなゲート電極をもつ電界効果型トランジスタの製造工程を説明する。
図3は、図1(a)に示したゲート電極100をもつ電界効果型トランジスタの製造方法を示す模式図である。半絶縁性GaAs基板上に、通常のイオン注入工程、アニール工程、フォト工程を用いて、n型能動層2とn型コンタクト層3を形成する(図3 S1)。次にリフトオフ法、アロイ処理を用いてソース電極4、ドレイン電極5を形成する(図3 S2および図4)。その後、プラズマ装置を用いて例えばSiN層といった絶縁層7を形成し(図3 S3)、次にゲート電極形成用のフォトレジストを通常のフォト工程により形成する(図3 S4)。形成したフォトレジストをマスクとして、その下層の絶縁層7をエッチングにより除去する。
次に、ゲート電極100を形成する。ゲート電極100の形成には、従来と同じく電子線蒸着機を用いてn型能動層2上に複数の電極材料(例えばTi/Pt/Au)を蒸着させる(図3 S5および図5)。蒸着後、リフトオフ法にてゲート電極形成用レジストパターン上に蒸着された電極材料、およびゲート電極形成用レジストパターンを除去する(図3 S6)。
次に、よう素およびよう化アンモニウムの水溶液で、ゲート電極全体、具体的には電極端および半導体層上の薄層部のAuをエッチングすることによって取り除く(図3 S7)。また、Auのエッチング量は、ゲート電極100の電極端および半導体層表面における薄層部20に蒸着したAuの厚みを考慮し、当該Auを取り除くために十分となるように適宜設定する。一般的なAuのエッチング量は、5〜15nmが好ましく、さらには約10nmであることが好ましい。
なお、Auのエッチングに関しては、ソース電極およびドレイン電極がSiN等の絶縁層で覆われていない場合は、上述した工程のうち、ゲート電極のリフトオフの前にAuのエッチングを行う必要がある。この理由としては、ソース電極およびドレイン電極が絶縁層で覆われていない状態でゲート電極のAuをエッチングすると、ソース電極およびドレイン電極の電極材料であるAuも同時にエッチングされてしまうためである。
上述したようにゲート電極のAuを、薄層部20に形成されたAuが取り除かれるのに十分である厚みほど、Auをエッチングすることにより、図1(b)に示すようなゲート電極100が完成する。
最後に、保護層として例えばSiN膜7を半導体のゲート電極が形成された半導体層表面に形成することにより電界効果型トランジスタが得られる(図3 S8)。
すなわち、本発明の半導体装置の製造方法によれば、図1にゲート電極100の最上層を構成するAuは、その下層(図中ではPtおよびTi)の電極端および半導体層表面における薄層層領域20には存在しないため、半導体層、具体的にはn型能動層2に異常拡散することはなくなる。すなわち、電極端での半導体層(能動層)領域に広がる空乏層の深さが均一になる。したがって、電極の特性、具体的には閾値電圧の安定した電界効果型トランジスタを常に提供することができる。さらに、本発明の製造方法は、従来の半導体装置の製造方法と比較して、Auのエッチング工程を加えたのみである。そのため、本発明の半導体装置の製造方法によれば、生産効率は従来のものと変わらず、従来の半導体装置よりも性能の良い電界効果型トランジスタを提供することができる。
以上の方法によって製造した電界効果型トランジスタの特性を従来の半導体装置と比較した結果、ノーマリーON型トランジスタの場合、従来は閾値電圧が1.5±0.2Vであったものを、本発明の製造方法をもちいて製造した場合、1.5±0.05Vと均一にすることが可能となった。
次にベース電極をもつヘテロバイポーラトランジスタについて以下に説明する。
図2は、本発明に係るベース電極をもつヘテロバイポーラトランジシスタの断面図および、ベース電極200の拡大断面図である。後述する工程により製造されたヘテロバイポーラトランジシスタは、図2(a)に示すように、半絶縁性基板(例えばGaAs基板)1上に、GaAsバッファー層9、n型GaAsサブコレクタ層10、n型GaAsコレクタ層11、p型GaAsベース層12、n型AlGaAsエミッタ層13(またはInGaPエミッタ層)、n型GaAsコンタクト層14、n型InGaAsコンタクト層15、エミッタ電極16、コレクタ電極17、SiN層7、ベース電極200が形成されている。このベース電極200は、図2(b)に示すように、電極の最上層に形成されたAu層がその下層の電極端および半導体層表面における薄層部20には存在していない。
これにより、本発明に係るベース電極をもつヘテロバイポーラトランジシスタは、図2(a)に示されるような構造のベース電極を構成しているため、製造工程における熱処理を行っても、Auが半導体層へ異常拡散しない。すなわち、金属(図2では電極の最下層であるPt)のGaAsベース層12への拡散が安定し、ベース・コレクタのPN接合にまでベース電極の電極材料が拡散することがなくなり、ベース・コレクタダイオード特性が著しく安定する。
以下に図2に示したようなベース電極200をもつヘテロバイポーラトランジシスタの製造工程を説明する。
図6は、図2(a)に示したベース電極200をもつヘテロバイポーラトランジシスタの製造方法を示す模式図である。半絶縁性基板1上に、GaAsバッファー層9、GaAsサブコレクタ層10、GaAsコレクタ層11、GaAsベース層12、AlGaAsエミッタ層13、GaAsコンタクト層14、InGaAsコンタクト層15を有機金属気層成長法などを用いることよって積層する(図6 S11)。次に通常のフォトエッチング法、選択エッチング法をもちいて、エミッタ、ベース、コレクタのメサ構造を形成する(図6 S12および図7)。さらに通常のフォトエッチングによりエミッタ電極16を形成する。上記エミッタ電極16には、Ti/Pt/Au、AuGe/Ni/Au、WSi、WNなどを用いることができる。さらに、例えばAuGe/Ni/Auからなるコレクタ電極17を通常のフォトエッチングにより形成し、アロイ処理を行う(図6 S13および図8)。その後、プラズマ装置を用いてウエハ上に絶縁層(例えばSiN層)7を形成する(図6 S14)。次にベース電極形成用のフォトレジストを通常のフォト工程により形成する(図6 S15)。形成したフォトレジストをマスクとして、その下層の絶縁層(SiN層)7をエッチングにより除去する。
次に、ベース電極200を形成する。ベース電極200の形成には、従来と同じく電子線蒸着機を用いて上記GaAsベース層12上に電極材料(例えばPt/Ti/Pt/Au)を蒸着させる(図6 S16および図9)。蒸着後、リフトオフ法にてベース電極形成用のフォトレジスト上に蒸着された電極材料、およびフォトレジストを除去する(図6 S17)。
次に、よう素およびよう化アンモニウムの水溶液で、ベース電極全体のAuをエッチングする(図6 S18)。Auのエッチング量は、ベース電極200の電極端および半導体層表面における薄層部のAuの厚みを考慮し、薄層部のAuを取り除くのに十分となるように適宜設定する。一般的なAuのエッチング量は、5〜15nmが好ましく、さらには約10nmであることが好ましい。
なお、Auのエッチングに関しては、エミッタ電極およびコレクタ電極がSiN等の絶縁層で覆われていない場合は、上述した工程のうち、ベース電極のリフトオフの前にAuのエッチングを行う必要がある。この理由としては、エミッタ電極およびコレクタ電極が絶縁層で覆われていない状態でベース電極のAuをエッチングすると、エミッタ電極およびコレクタ電極の電極材料であるAuも同時にエッチングされてしまうためである。
上述したようにベース電極のAuを所定の厚みほどエッチングすることにより、図2(b)に示すようなベース電極200が完成する。ベース電極200の最上層を構成するAuは、その下層(図中ではPtおよびTi)の電極端および半導体層表面における薄層部20には存在しない。これにより、半導体層に、具体的にはGaAsベース層12に異常拡散することはなくなる。
最後に、保護層として例えばSiN膜7でベース電極が形成された半導体表面を保護することで、Auの異常拡散しないベース電極をもつヘテロバイポーラトランジスタが完成する(図6 S19)。
すなわち、本発明の半導体装置の製造方法によれば、図2にベース電極200の最上層に蒸着されたAuは、その下層(図中ではPt、Ti、Pt)の電極端および半導体層表面における薄層部には存在しないため、半導体層に異常拡散することはなくなる。したがって、電極の特性の安定したヘテロバイポーラトランジスタを常に提供することができる。さらに、本発明の製造方法は、従来の半導体装置の製造方法と比較して、Auのエッチング工程を加えたのみである。そのため、本発明の半導体装置の製造方法によれば、生産効率は従来のものと変わらず、従来の半導体装置よりも性能の良いヘテロバイポーラトランジスタを提供することができる。
以上の方法によって製造したヘテロバイポーラトランジスタの特性を従来の半導体装置と比較するため、それぞれのベース・コレクタブレークダウン電圧を測定した。
図10(a)に従来の構造のベース電極をもつヘテロバイポーラトランジスタのベース・コレクタ間のダイオードブレークダウン特性を示す。18V付近でそのブレークダウン特性のピークを持っているが、そのブレークダウン電圧は広く分布しているのが判る。次に図10(b)は、本発明によって製造されたヘテロバイポーラトランジスタのベース・コレクタブレークダウン電圧のヒストグラムである。これによると、本発明によって製造されたヘテロバイポーラトランジスタはブレークダウン特性のピークが略22Vに集中していることがわかる。これは、本発明によって製造されたベース電極ではAuが異常拡散を引き起こさないことから、半導体層へはPtのみが拡散する。Ptの拡散の程度は、Pt層の厚みを制御することによって容易に調整することができる。すなわちPtの拡散は調整することにより常に一定にすることができるため、本発明によって製造されたヘテロバイポーラトランジスタは、常に一定の特性、すなわち一定のベース・コレクタブレークダウン電圧、が得られる。すなわち、本発明によって製造されたヘテロバイポーラトランジスタは、従来技術により製造されたヘテロバイポーラトランジスタのベース・コレクタブレークダウン電圧のヒストグラム(図7(a))と比較して、安定したトランジスタを提供することが可能となる。
以下、本発明を実施例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。