KR20030077956A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20030077956A
KR20030077956A KR10-2003-0011347A KR20030011347A KR20030077956A KR 20030077956 A KR20030077956 A KR 20030077956A KR 20030011347 A KR20030011347 A KR 20030011347A KR 20030077956 A KR20030077956 A KR 20030077956A
Authority
KR
South Korea
Prior art keywords
ingaas
layer
type
base
hbt
Prior art date
Application number
KR10-2003-0011347A
Other languages
English (en)
Inventor
모찌즈끼가즈히로
오우찌기요시
다노우에도모노리
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030077956A publication Critical patent/KR20030077956A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

본 발명은 InGaAs 베이스 C 톱 HBT를 저비용으로 제조하는 반도체 장치의 제조 방법을 제공한다.
이온 반경이 작은 헬륨을 이용하여, 도핑되지 않은 InGaAs 스페이서층, n형 InP 콜렉터층, n형 InGaAs 캡층, 콜렉터 전극으로 이루어지는 적층막으로 피복되어 있지 않은 p형 InGaAs 층(외부 베이스 영역)에 대하여, 수직 또는 수직에 대한 편이(偏移) 3도 이내의 각도로 이온 주입을 행한다.
이에 따라, 외부 베이스 영역의 p형 InGaAs의 저저항 p형 전도를 유지하고, 또한 외부 에미터 영역의 n형 InAlAs 층을 고저항으로 할 수 있으므로, 공정 수를 증가시키지 않고, InGaAs 베이스 C 톱 HBT를 작은 칩 사이즈로 실현할 수 있어, 저비용화를 도모할 수 있다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 베이스층에 InGaAs를 이용하여, 콜렉터를 표면측에 형성한 콜렉터 톱 헤테로 접합 바이폴라 트랜지스터(Collector-top Heterojunction Bipolar Transistor, 이하 C 톱 HBT라고 표기)를 이용한 반도체 장치에 관한 것으로, 특히 전력 변환 효율이 높은 이동체 통신기용 전력 증폭기용에 적합한 반도체 장치의 제조 방법에 관한 것이다.
최근, 이동체 통신기의 수요의 급성장에 수반하여, 통신기에 이용하는 전력 증폭기의 연구 개발이 활발히 행해지고 있다. 전력 증폭기의 전력 변환 효율을 향상시키기 위해서는 그것에 이용되는 HBT의 전력 변환 효율을 향상시킬 필요가 있다. 그러기 위해서는 종래 일반적으로 이용되어 온 GaAs를 베이스층에 이용한 HBT(이하, GaAs 베이스 HBT라고 함)를 대신하여, 고주파 특성이 우수한 InGaAs(InAs 몰비 0.5)를 베이스층에 이용한 HBT(이하, InGaAs 베이스 HBT라고 함)를 이용하는 것이 유효하다.
InGaAs 베이스 HBT의 고출력 증폭기에의 응용에 관해서는 2001International Conference on Indium Phosphide and Related Materials, Conference Proceedings(2001년 5월 14일∼18일, 제510페이지∼제504페이지)에 개시되어 있다.
InGaAs 베이스 HBT는 고주파 특성이 우수하지만, InGaAs(InAs 몰비 0.5)에 격자 정합하는 InP 기판은 최대한으로 해도 4인치까지밖에 얻을 수 없기 때문에, 6인치를 사용할 수 있는 GaAs 기판에 대하여, 트랜지스터의 단가가 3배 정도 비싸진다. 이 때문에, 저가격이 요구되는 이동체 통신기용 전력 증폭기용 반도체 장치에는 가격의 문제로 인해 InGaAs 베이스를 적용하는 것이 곤란하였다.
이 문제에 대하여, 도 1에 도시한 구조의 C 톱 HBT를 이용하면, 이하에 설명한 바와 같이, 칩 사이즈를 작게 할 수 있기 때문에, 가격의 문제를 해소하여, 고주파 특성이 좋고 전력 변환 효율이 우수한 전력 증폭기를 실현하는 것이 기대된다. 또 도 1에서, 참조 부호 1은 반도체 기판, 참조 부호 2는 서브 에미터층, 참조 부호 3은 에미터층, 참조 부호 4는 베이스층, 참조 부호 5는 스페이서, 참조 부호 6은 콜렉터층, 참조 부호 7은 캡층, 참조 부호 8은 콜렉터 전극, 참조 부호 9는 베이스 전극, 참조 부호 10은 에미터 전극, 참조 부호 11은 외부 베이스층, 참조 부호 12는 고저항 외부 에미터이다.
에미터를 표면측에 형성한 종래 구조의 에미터 톱 HBT(이하, E 톱 HBT라고 기재)에서는 트랜지스터로부터의 방열이 나빠, 전력 증폭기에 이용하는 멀티핑거의 반복 피치를 45㎛ 정도 확보할 필요가 있었다.
이것에 대하여, C 톱 HBT는 접지면으로 되는 에미터가 하측에 오므로, 트랜지스터 바로 아래에 방열 홀겸 접지면을 형성함으로써, 트랜지스터 동작 시에 발생한 열을 기판 아래로 방출할 수 있다. 이 때문에, C톱 HBT에서는 방열성이 좋아짐과 함께, 또한 표면측에 에미터 전극이 불필요해지므로 멀티핑거의 반복 피치를 15㎛ 정도까지 축소할 수 있다(도 2 참조).
따라서, C톱 HBT를 이용함으로써, 모노리식·마이크로파 집적 회로(MMIC)의 칩 사이즈를 E 톱 HBT 사용 시의 1/3까지 작게 할 수 있다. 그 결과, InP 기판을 이용한 InGaAs 베이스 HBT라도, GaAs 기판을 이용한 GaAs 베이스 HBT와 동일한 정도의 제조 비용으로 보다 효율적인 전력 증폭기를 제조할 수 있게 된다.
또, C톱 HBT에 대해서는, 예를 들면 IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.47 NO.12, DECEMBER2000, pp.2277-2283)에 개시되어 있다.
그러나, C 톱 HBT의 제조 공정에서 불가결한 이온 주입에 관하여, InGaAs에는 중대한 문제가 있었다. 그것은 베이스층으로 되는 p형 InGaAs에 이온 주입을 행하면, n형화 또는 고저항화하는 현상이 발생하는 것이다. 이 현상에 의해 베이스 전극의 오믹 접촉을 취할 수 없기 때문에, C 톱 HBT로서 동작시킬 수 없었다. 그래서, 베릴륨(Be) 등의 p형 불순물을 다시 이온 주입하여 p형화하는 것도 생각할 수 있었지만, 공정 수가 증가하여 고비용이 될 뿐만 아니라, 또한 불순물의 활성화에 800℃ 이상의 어닐링이 필요해지기 때문에, 500℃ 이상의 온도에서 변질되는 InGaAs 베이스에서는 트랜지스터 특성에 악영향을 미치게 하여, Be 등의 p형 불순물을 다시 이온 주입하는 제조 방법은 적용할 수 없다.
따라서, 지금까지는 양호한 고주파 특성을 갖는 InGaAs 베이스 C 톱 HBT를 저비용으로 제조하는 것은 곤란하였다.
도 1은 C 톱 HBT의 기본 구조를 도시한 단면도.
도 2는 본 발명에 따른 반도체 장치의 제조 방법을 적용하는 멀티핑거 타입의 InGaAs 베이스 C 톱 HBT의 단면도.
도 3은 채널링 이온 주입을 설명하는 단면 모식도.
도 4는 채널링 이온 주입에 의한 p형 InGaAs(○) 및 n 형 InAlAs(●)의 저항율의 이온 주입량 의존성을 나타내는 특성선도.
도 5는 본 발명에 따른 반도체 장치의 제조 방법을 나타낸 제1 실시예에서의 InGaAs 베이스 C 톱 HBT의 헬륨 이온 주입 공정에서의 단면 구조도.
도 6은 도 5에 도시한 다음 공정을 도시한 단면 구조도.
도 7은 본 발명에 따른 반도체 장치의 제조 방법을 이용하여 제조한 C 톱 InGaAs 베이스 HBT를 갖는 전력 증폭기용 MMIC의 회로 구성도.
도 8은 본 발명에 따른 반도체 장치의 제조 방법에 의해 제조한 C 톱 InGaAs 베이스 HBT를 갖는 전력 증폭기용 MMIC를 이용한 이동체 전력 증폭기 모듈의 개략 단면도.
<도면의 주요 부분에 대한 부호의 설명>
6 : 컨택트층
8 : 컨택트 전극
11 : 외부 베이스
12 : 외부 에미터
13 : He 이온
본 발명의 목적은 InGaAs 베이스 HBT를 이용한 반도체 장치를 양호한 고주파 특성을 손상시키지 않고 저비용으로 제조할 수 있는 반도체 장치의 제조 방법을 제공하는 것에 있다.
상기 목적은, 이온 반경이 작은 헬륨(He)을 이용하여, 콜렉터층의 피복되지 않은 외부 베이스 영역에 대하여 수직 또는 수직에 대한 편이 3도 이내의 각도로 이온 주입함으로써 달성된다. 이에 따라, p형 InGaAs 외부 베이스의 저저항 p형 전도를 유지하고, 또한 외부 에미터 영역의 n형 InAlAs를 고저항으로 할 수 있다.
본 발명의 상술한 다양한 목적 및 다른 목적은, 첨부 도면을 참조하여, 이하의 상세한 설명과 첨부한 청구항에 의해 분명해질 것이다. 또, 첨부 도면에서, 동일한 참조 부호는 동일하거나 유사 부분을 나타내는 것이다.
이하, 본 발명에 따른 반도체 장치의 제조 방법의 적합한 실시예에 관하여, 첨부 도면을 참조하면서 상세히 설명한다.
<실시예1>
구체적인 실시예의 설명에 앞서, 본 발명의 반도체 장치의 제조 방법에서 이용하는 He 이온 주입 공정의 검토 결과에 대하여 설명한다.
종래 C 톱 HBT의 제조 공정을 포함하고, 이온 주입 공정에서는 균일성 향상을 위해, 도 3의 (a)에 도시한 바와 같이, 표면에 대하여 7도정도 기울여 이온 주입하는 것이 일반적이었다. 주입 이온이 외부 에미터 영역의 반도체 구성 원자에 충돌하여, 결정 결함, 즉 캐리어 포획 중심을 생성하는 결과, 활성 영역의 외측에 있는 기생 영역(외부 베이스 영역이나 외부 에미터 영역)의 전자는 활성 영역의 베이스층 내에 진입할 수 없어, 높은 전류 증폭율이 유지된다.
이 7도정도 기울여 이온 주입하는 방법은, AlGaAs(혹은 InGaP) 에미터를 갖는 GaAs 베이스 C 톱 HBT에서는 유효하게 작용한다. 왜냐하면, 이온 주입에 의해 p형 GaAs는 고저항화되기 어렵고, n형 AlGaAs(혹은 n형 InGaP)는 용이하게 고저항화되는 특징이 있기 때문이다. 종래, 예를 들면 산소 이온(O+)이 이용되었다.
이것에 대하여, InGaAs 베이스 HBT에서는 상술한 바와 같이 p형 InGaAs가 n형화 또는 고저항화하는 문제가 있다. 이 문제를 해결하기 위해, 본 발명자들은 이온 반경이 작은 He를 주입 이온종으로 선택하여, InGaAs 외부 베이스 영역에 결정 결함을 생성하지 않도록 채널링시켜 이온 주입하는 것을 검토하였다. 일반적으로, 복수의 화합물 반도체로 이루어지는 혼정 반도체(예를 들면, InGaAs는 InAs 및 GaAs의 2 종류의 화합물 반도체로 이루어지는 혼정 반도체)에서는, 화합물 반도체와 달리 원자(예를 들면, In 및 Ga)가 규칙적으로 배열되어 있는 것은 아니라, 불균일하게 편중되어 존재한다고 생각되어지므로, 이온 반경이 작은 He를 사용하여 채널링시키면 표면 수직 방향으로 이온 주입을 행했다고 해도, 채널링하지 않고 반드시 산란이 발생하여, InGaAs의 고저항화 혹은 n형화를 저지할 수 없다고 판단하여, 지금까지 InGaAs에 He의 채널링 주입을 시도한 예는 없었다.
그런데, 주입 에너지를 50keV로부터 통상의 양산 장치의 상한인 200keV까지 변화시키고, He 이온의 채널링 주입(입사각은 표면 수직 방향으로부터 0도, 3도, 5도, 7도로 변화)을 행한 결과, 5도와 7도에서는 고저항화했지만, 0도와 3도에서는, 주입 이온량이 2×1013㎝-2이하이면, 주입 에너지 및 입사각과 무관하게, 도 4에 도시한 바와 같이 p형 InGaAs(InAs 몰비 : 0.5, C(탄소) 농도 : 2×1019㎝-3)의 저항율에 변화가 없는 것을 알았다. 또한, 도전형에도 변화가 없었다.
한편, InGaAs 외부 베이스층을 통과하여 이온 주입되는 InAlAs 에미터층(InAs 몰비: 0.5, Si 농도: 1×1017㎝-3)에서는, He의 주입 이온량이 5×1012㎝-2이상이면, 주입 에너지 및 입사각과 무관하게, 도 4에 도시한 바와 같이 저항값이 1MΩ㎝ 정도의 고저항 재료로 변환되는 것을 알았다. 이것은, He 이온은 InGaAs 외부 베이스층을 채널링해도 InAlGaAs 외부 에미터층에 들어갔을 때에 산란되고, 결정 결함이 생성되었기 때문이다. 또 도 4에서, ○은 외부 베이스 영역으로 되는 p형 InGaAs, ●은 외부 에미터 영역으로 되는 n형 InAlAs의 저항율이다.
He 이외의 이온으로서 H(수소) 및 B(붕소)를 실험하였지만, H에서는 p형 InGaAs의 불순물인 C(탄소)와의 복합 결함이 생성되기 때문에, HBT의 통전 신뢰성에 문제가 있다. 또한, B에서는 외부 베이스층 표면에 대하여 수직 주입을 행해도 유효한 채널링이 일어나지 않고, p형 InGaAs가 n형화하는 문제가 발생하였다. 이 결과로부터, InGaAs 베이스의 C 톱 HBT의 제조에 이용하는 주입 이온종으로는 He가최적이라고 판단되었다.
이하, 본 실시예예에서의 반도체 장치의 제조 방법의 일례를 설명한다. 도 2는, 본 발명의 반도체 장치의 제조 방법을 적용하는 InGaAs 베이스 C 톱 HBT의 단면 구조도이다. 고출력화를 꾀하기 위해, 병렬로 다수의 핑거가 배열되는 멀티핑거 구조로 하고 있다.
도 2에 도시한 InGaAs 베이스 C 톱 HBT는, 반도체 기판(1)으로서 반절연성 InP 기판을 이용하여, 이 반도체 기판 위에 고도핑 n형 InGaAs 서브 에미터층(2)과, n형 InAlAs 에미터층(3)과, p형 InGaAs 베이스층(4)과, 도핑되지 않은 InAlGaAs 스페이서층(5)과, n형 InP 콜렉터층(6)과, n형 InGaAs 캡층(7)을 갖고, 콜렉터 전극(8)과 베이스 전극(9)이 표면측에 형성되며, 에미터 전극(10)은 이면측에 형성되어 있다. 또, 도핑되지 않은 InAlGaAs 스페이서층(5)은 베이스층(4)과 콜렉터층(6)의 전도대 불연속에 의한 전류 증폭율의 열화를 완화시키기 위해 삽입되어 있다. 여기서, 외부 베이스(11)와 외부 에미터(12)는 본 발명의 제조 방법을 이용함으로써, He를 함유하고 있다. 또한, 트랜지스터 바로 아래에 방열 홀겸 접지면을 형성함으로써, 트랜지스터 동작 시에 발생한 열을 기판 아래로 방출하는 구조로 하고 있다.
이러한 구조를 갖는 InGaAs 베이스 C 톱 HBT의 제조 방법에 대하여, 도 5 및 도 6을 참조하여 설명한다. 또, 도 1과 같이 하나의 핑거로 되는 경우에는 개개의 핑거를 분리하는 공정만을 생략하면 된다.
우선, 반절연성 InP 기판(1) 위에 유기 금속 기상 에피택시법을 이용하여,고도핑 n형 InGaAs 서브 에미터층(Si 농도 : 2×1019㎝-3, 막 두께 : 0.8㎛ : 2)과, n형 InAlAs 에미터층(InAs 몰비 : 0.5, Si 농도 : 1×1017㎝-3, 막 두께 : 0.2㎛ : 3)과, p형 InGaAs 베이스층(InAs 몰비 : 0.5, C농도 : 2×1019㎝-3, 막 두께 : 70㎚ : 4)과, 도핑되지 않은 InAsGaAs 스페이서층(InAs 몰비 : 0.5, AlAs 몰비 및 GaAs 몰비는 임의적으로 서서히 변화, 막 두께 : 20㎚ : 5)과, n형 InP 콜렉터층(InP 몰비 : 0.5, Si 농도 : 3×1016㎝-3, 막 두께 : 0.8㎛ : 6)과, n형 InGaAs 캡층(InAs 몰비 : 0.5, Si 농도 : 2×1019㎝-3, 막 두께 : 0.2㎛ : 7)을 순차적으로 에피택셜 성장하였다.
그 후, 고주파 스퍼터법을 이용하여 WSi(Si 몰비 : 0.3, 막 두께 : 0.3㎛)를 웨이퍼 전면에 퇴적하고, 포토리소그래피 및 CF4를 이용한 드라이 에칭에 의해, 콜렉터 전극(8)을 형성하였다.
이어서, 콜렉터 전극(8)을 마스크로 하여, n형 InGaAs 캡층(7)과, n형 InP 콜렉터층(6)과, 도핑되지 않은 InAlGaAs 스페이서층(5)을 염소플라즈마 에칭에 의해 제거하고, 도 5의 단면 구조도에 도시한 바와 같이 p형 InGaAs 베이스층(4)을 노출시켰다.
계속해서, 전면에 He 이온(13)을 가속 에너지 50keV, 입사각 90도, 주입량 1×1013㎝-2의 조건으로 실온에서 주입하였다. 이 때, p형 InGaAs 외부 베이스영역(11)은 도전형이 p형 상태에서 저항율은 변화하지 않고, n형 InAlAs 외부 에미터 영역(12)은 도 4에 도시한 바와 같이, 저항율이 1㏁㎝까지 고저항화하였다.
그 후, Ti(막 두께 50㎚)/Pt(막 두께 50㎚)/Au(막 두께 200㎚)의 적층막으로 이루어지는 베이스 전극(9)을, 전자 빔 증착을 이용한 리프트 오프법에 의해 형성하였다. 여기서, Ti/Pt/Au는 Ti막, Pt막, Au 막이, Ti 막을 최하부, Au 막을 최상부로 하여 적층된 구조를 나타내고, 각 막의 종류가 서로 달라도 마찬가지로 표시한다.
이어서, 포토리소그래피 및 인산, 과산화수소, 물의 혼합액을 이용한 웨트 에칭에 의해, 인접하는 베이스 전극끼리사이의 p형 InGaAs 외부 베이스 영역(11)과 고저항 InAlAs 외부 에미터 영역(12)을 도 6에 도시한 바와 같이 제거하고, n형 InGaAs 서브 에미터층(2)을 노출시켰다. 이에 따라, 개별적으로 핑거의 아이솔레이션이 행해진다.
계속해서, 표면측의 배선을 행하고(도시하지 않음), 표면을 유리 기판에 붙인 후에, 반절연성 InP 기판(1)을 80㎛까지 기계 화학 연마(MCP : Mechanical Chemical Polishing)에 의해 박층화하였다.
그 후, 포토리소그래피 및 염소플라즈마 에칭에 의해 HBT 핑거열 아래에 방열겸 에미터 전극 컨택트홀을 형성하고, AuGe(막 두께 60㎚)/Ni(막 두께 10㎚) /Au(막 두께 300㎚)로 이루어지는 에미터 전극(10)을 퇴적하여 질소 분위기 350℃ 내에서 10분간 열처리하였다.
마지막으로, 유리 기판으로부터 반절연성 InP 기판(1)을 박리하고, 도 2에도시하는 InGaAs 베이스 C 톱 HBT를 완성하였다.
본 실시예에 따르면, 주입 이온인 He를 외부 베이스 영역에서는 채널링시키고, 외부 에미터 영역에서는 채널링시키지 않음으로써, 외부 베이스는 저저항, 외부 에미터는 고저항으로 할 수 있어, InGaAs 베이스 C 톱 HBT를 양호한 특성을 갖고, 또한 저비용으로 제조할 수 있는 효과가 있다.
즉, 본 실시예에서 설명한 제조 방법에 의해 제조한 InGaAs 베이스 C 톱 HBT의 에미터 접지의 주파수 차단 특성 fT는 약 80㎓가 얻어지며, 종래의 E 톱 GaAs 베이스 HBT의 40㎓에 대하여 양호한 고주파 특성을 갖고, 게다가 GaAs 기판과 비교하여 고가의 InP 기판을 이용해도 멀티핑거의 반복 피치를 E 톱 GaAs 베이스 HBT의 1/3로 작게 할 수 있기 때문에, 동등한 저비용으로 제조할 수 있다.
또, 본 실시예에서 도시한 He 이온의 주입 에너지, 입사각, 주입량은 일례이며, 도 4에서 설명한 범위이면 본 실시예와 마찬가지로 외부 베이스 영역은 저저항으로, 외부 에미터 영역을 고저항으로 물론 할 수 있다.
<실시예2>
상술한 본 발명에 따른 반도체 장치의 제조 방법을 이용하여 제조한 C 톱 InGaAs 베이스 HBT를 갖는 전력 증폭기용 모노리식·마이크로파 집적 회로(이하, MMIC라고 기재)에 대하여, 도 7을 참조하여 설명한다.
도 7은 2단 구성(3단 이상의 구성이라도 됨)의 전력 증폭기용 MMIC의 회로도이다. 입력 패드 전극 PIN에 입력된 신호는 전단의 증폭 트랜지스터 Q1의 베이스에입력되고, 트랜지스터 Q1에서 증폭된 신호는 콜렉터에 접속된 C2, L1, C1로 이루어지는 임피던스 정합 회로를 통하여 출력단의 증폭 트랜지스터 Q2의 베이스에 입력된다. 트랜지스터 Q2에서 증폭된 출력 신호는 출력 패드 전극 POUT로부터 추출된다.
또, 각 증폭 트랜지스터 Q1, Q2의 콜렉터 바이어스를 외부에서 조정할 수 있도록, 콜렉터 바이어스 단자용 패드 전극 PC1, PC2가 형성되어 있다. 또한, 증폭 트랜지스터 Q1, Q2의 베이스 바이어스를 외부에서 조정할 수 있도록, 콜렉터가 전원 전압 VCC에 접속되고, 에미터가 바이어스 저항 R3, R4의 접속 노드 N1, 바이어스 저항 R7, R8의 접속 노드 N2에 각각 접속된 바이어스 조정용 트랜지스터 Q3, Q4는 베이스를 각각 저항 R1, R5를 통하여 베이스 바이어스 패드 전극 PBB에 접속하고 있다. 트랜지스터 Q3의 베이스 바이어스는 베이스 바이어스 패드 전극 PBB에 인가되는 전압을, 패드 전극 PBB와 접지 사이에 직렬 접속된 저항 R1과, 다이오드열 S1∼S4 및 저항 R2와의 분압에 의해 제공한다. 마찬가지로, 트랜지스터 Q4의 베이스 바이어스는 베이스 바이어스 패드 전극 PBB에 인가되는 전압을, 패드 전극 PBB와 접지 사이에 직렬 접속된 저항 R5와, 다이오드열 S5∼S8 및 저항 R6과의 분압에 의해 제공한다.
본 실시예에서는, 적어도 도 7에 도시한 전력 증폭기를 구성하는 회로 부품, 즉 트랜지스터 Q1∼Q4, 다이오드 S1∼S8, 캐패시터 C1, C2, 저항 R1∼R8 및 인덕터L1의 모두를 반절연성 InP 기판(1) 위에 형성하여 MMIC를 제작하였다. 여기서, 트랜지스터 Q1∼Q4에는 실시예1에서 설명한 InGaAs 베이스 C 톱 HBT를 사용하고 있다. 각 트랜지스터의 HBT 핑거 수는 증폭용 트랜지스터 Q1, Q2가 많고, 바이어스용 트랜지스터 Q3, Q4는 적어도 된다. 캐패시터는 다층의 금속 배선층과 절연층으로 구성하는 MIM(Metal-Insulator-Metal)형 캐패시터, 인덕터는 스파이럴 패턴으로 한 금속 배선층, 저항은 WSiN 또는 NiCr을 이용하였다. 2단 증폭기의 MMIC 사이즈는 0.5㎜×0.5㎜ 이었다. 종래의 InGaAs 베이스 E 톱 HBT를 이용한 MMIC 사이즈가 1㎜×1㎜ 정도였던 것을 생각하면, MMIC 사이즈는 약 1/4, 즉 칩 비용이 약 1/4로 저감되었다.
따라서, 본 실시예에 따르면, InGaAs 베이스 C 톱 HBT를 이용한 MMIC를 이동체 통신용 전력 증폭기에서 현재 일반적으로 이용되고 있는 GaAs 베이스 HBT를 이용한 MMI의 C 비용으로 동등하게 제조할 수 있는 효과가 있다.
<실시예3>
도 8은 실시예2에서 설명한 InGaAs 베이스 C 톱 HBT를 갖는 MMIC를 이용하여 제작한 이동체 전력 증폭기 모듈의 개략 단면도이다. 패키지에는 비유전률이 8인 저온 소성 유리 세라믹스 기판을 이용하였다. MMIC 사이즈가 종래의 1/4로 축소된 결과, 모듈 사이즈는 4㎜×4㎜로 종래 기술의 6㎜×6㎜에 비하여 대폭 작게 되어 있다. 참조 부호 101은 금속 캡, 참조 부호 102는 외부 용량, 외부 인덕터, 외부 저항 등의 칩 부품이다. 참조 부호 103은 전송 선로이며, Ag와 Pt의 적층막을 두꺼운 막 스크린 인쇄에 의해 형성하고 있다. 참조 부호 105는 실시예2에 도시한MMIC로서, 그 이면은 Ag 베이스트에 의해 접지층(108)에 전기적으로 접속되어 있다. MMIC(105) 표면에 배치된 입력 전극 패드 PIN, 출력 전극 패드 POUT는 와이어 본딩(104)에 의해 칩밖으로 인출되어 있다. 참조 부호 106은 MMIC의 이면의 열을 외부로 방열하기 위한 서멀 비아, 참조 부호 107 및 109는 접지층(108)과 동일한 접지층이다. 참조 부호 110은 MMIC 회로에의 바이어스 전원을 공급하기 위한 바이어스 선로이다.
본 실시예의 전력 증폭기 모듈을 이동체 통신 방식 중에서 제3 세대 표준 방식인 W-CDMA(Wideband-Code Division Multiple Access) 방식에 의해 평가한 결과, 전력 변환 효율이 48%로, 종래의 41%에 비하여 대폭적인 향상이 보였다.
따라서, 본 실시예에 따르면, 실시예2에서 얻어진 고주파 특성이 우수한 소형이면서 저비용의 MMIC를 이용하여, 용적이 작은 고효율 이동체 전력 증폭기 모듈을 제작할 수 있는 효과가 있다.
이상, 본 발명의 적합한 실시예에 대하여 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 정신을 일탈하지 않는 범위 내에서 다양한 설계 변경을 할 수 있는 것은 물론이다.
상술한 다양한 실시예로부터 분명히 알 수 있듯이, 본 발명에 따르면 전력 변환 효율이 높은 이동체 통신기용 소형 전력 증폭기용 반도체 장치를 저비용으로 제조할 수 있는 효과가 있다.

Claims (7)

  1. 반도체 기판 위에 상기 기판측으로부터 제1, 제2, 제3 반도체층을 순차적으로 형성하는 공정과,
    상기 제3 반도체층을 소정의 형상으로 가공하는 공정과,
    상기 제2 반도체층 중 상기 제3 반도체층에 의해 피복되지 않는 영역에, 상기 제3 반도체층 표면에 수직 또는 수직으로부터의 편차 3도 이내의 각도로 이온을 주입하는 공정
    을 포함하는 것을 특징으로 하는 반도 체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1, 제2, 제3 반도체층은 각각 콜렉터 톱 헤테로 접합 바이폴라 트랜지스터의 에미터층, 베이스층, 콜렉터층인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 반도체 기판, 에미터층, 베이스층은 각각 InP, InAlAs, InGaAs인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 반도체 기판, 에미터층, 베이스층은 각각 InP, InAlAs, InGaAs인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 이온은 He 이온이며, 주입 에너지가 50keV 이상 200keV 이하, 주입량이 5×1012㎝-2이상 2×1013㎝-2이하의 범위인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제2항에 있어서,
    상기 이온은 He 이온이며, 주입 에너지가 50keV 이상 200keV 이하, 주입량이 5×1012㎝-2이상 2×1013㎝-2이하의 범위인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제3항에 있어서,
    상기 이온은 He 이온이며, 주입 에너지가 50keV 이상 200keV 이하, 주입량이 5×1012㎝-2이상 2×1013㎝-2이하의 범위인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2003-0011347A 2002-03-26 2003-02-24 반도체 장치의 제조 방법 KR20030077956A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002085492A JP2003282582A (ja) 2002-03-26 2002-03-26 半導体装置の製造方法
JPJP-P-2002-00085492 2002-03-26

Publications (1)

Publication Number Publication Date
KR20030077956A true KR20030077956A (ko) 2003-10-04

Family

ID=28449253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0011347A KR20030077956A (ko) 2002-03-26 2003-02-24 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US6881639B2 (ko)
JP (1) JP2003282582A (ko)
KR (1) KR20030077956A (ko)
TW (1) TW591721B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237345B1 (ko) * 2005-11-30 2013-02-28 페어차일드코리아반도체 주식회사 실리콘 기판을 필드 스톱층으로 이용하는 전력 반도체 소자및 그 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002516689A (ja) * 1998-06-03 2002-06-11 マシモ・コーポレイション ステレオパルスオキシメータ
JP4216634B2 (ja) * 2003-04-23 2009-01-28 株式会社日立製作所 半導体装置
SE526360C2 (sv) * 2004-01-09 2005-08-30 Infineon Technologies Ag Monolitiskt integrerad krets
WO2006011073A1 (en) * 2004-07-20 2006-02-02 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing the same
US7531851B1 (en) * 2007-02-28 2009-05-12 Hrl Laboratories, Llc Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same
US7910447B1 (en) * 2007-05-15 2011-03-22 National Semiconductor Corporation System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter
JP2010199558A (ja) * 2009-01-27 2010-09-09 Panasonic Corp 半導体装置およびその製造方法
US8847187B2 (en) * 2012-12-03 2014-09-30 Intermolecular, Inc. Method of forming anneal-resistant embedded resistor for non-volatile memory application
JP2020053927A (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 電力増幅器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109750A (ja) * 1991-10-15 1993-04-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3262056B2 (ja) * 1997-12-22 2002-03-04 日本電気株式会社 バイポーラトランジスタとその製造方法
FR2803102B1 (fr) * 1999-12-23 2002-03-22 Thomson Csf Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
US20030042503A1 (en) * 2001-06-18 2003-03-06 Quesnell Hartmann Transistor with intentionally tensile mismatched base layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237345B1 (ko) * 2005-11-30 2013-02-28 페어차일드코리아반도체 주식회사 실리콘 기판을 필드 스톱층으로 이용하는 전력 반도체 소자및 그 제조 방법

Also Published As

Publication number Publication date
US20030186509A1 (en) 2003-10-02
TW591721B (en) 2004-06-11
US6881639B2 (en) 2005-04-19
TW200305230A (en) 2003-10-16
JP2003282582A (ja) 2003-10-03

Similar Documents

Publication Publication Date Title
US7804109B2 (en) Heterojunction bipolar transistor and method for manufacturing the same, and power amplifier using the same
US6541346B2 (en) Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process
JP4056226B2 (ja) 半導体装置
US7176099B2 (en) Hetero-junction bipolar transistor and manufacturing method thereof
US20070241427A1 (en) Mesa-type bipolar transistor
US6943387B2 (en) Semiconductor device, manufacturing thereof and power amplifier module
US20070096151A1 (en) Bipolar transistor and method for fabricating the same
US6696711B2 (en) Semiconductor device and power amplifier using the same
JP4216634B2 (ja) 半導体装置
US20060138459A1 (en) Semiconductor device, manufacturing method of the same and electronic device
KR20030077956A (ko) 반도체 장치의 제조 방법
US6127716A (en) Heterojunction bipolar transistor and manufacturing method thereof
US11183586B2 (en) Cascode transistor device
JP2010199558A (ja) 半導体装置およびその製造方法
KR100296705B1 (ko) 이종 접합 쌍극자 소자를 이용한 집적 회로 소자의 제조 방법
JP5543936B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器
JP4494739B2 (ja) バイポーラトランジスタ及びその製造方法
JP2636811B2 (ja) バイポ−ラトランジスタ及びその製造方法
JP2003303827A (ja) 半導体装置及びその製造方法
JP2976664B2 (ja) バイポーラトランジスタの製造方法
JP2001257364A (ja) ダイオードおよびダイオードアレイならびにダイオードの製造方法
JPH02292853A (ja) 化合物半導体集積回路およびその製造方法
KR20020031722A (ko) 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법
JP2006128528A (ja) ヘテロ接合型バイポーラ半導体装置及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid