TW591721B - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TW591721B
TW591721B TW092103659A TW92103659A TW591721B TW 591721 B TW591721 B TW 591721B TW 092103659 A TW092103659 A TW 092103659A TW 92103659 A TW92103659 A TW 92103659A TW 591721 B TW591721 B TW 591721B
Authority
TW
Taiwan
Prior art keywords
layer
ingaas
base
type
semiconductor device
Prior art date
Application number
TW092103659A
Other languages
English (en)
Other versions
TW200305230A (en
Inventor
Kazuhiro Mochizuki
Kiyoshi Ouchi
Tomonori Tanoue
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of TW200305230A publication Critical patent/TW200305230A/zh
Application granted granted Critical
Publication of TW591721B publication Critical patent/TW591721B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

591721 (Ο 玖、發明說明 (發明說明應#：明·發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 1. 技術領域 本發明所揭示者係一種半導體裝置之製造方法，其中係 以InGaAs為基極層、並且將集極設置在表面侧，乃集極在 上式異$介面雙極電晶體（C〇iiect〇r-t〇p Heterojunction Bipolar Transistor ;以下稱為C top hBT)，尤為特別者，針對 具有高電力轉換效率的行動通訊機所專用之電力放大器 ，提供了適用之半導體裝置的製造方法。 2. 先前技術 近年來，隨著行動通訊機的市場需求之快速成長，對通 訊機所使用的電力放大器之研發工作正蓬勃展開。欲提昇 電力放大器的電力轉換效率，需要提昇所採用的HBT之電 力轉換效率。因之，以具備良好高頻特性的InGaAs (InAs 的莫耳比〇·5)為基極層的HBT (以下稱為InGaAs基極HBT) ，來取代以往以的GaAs為基極層之HBT (以下稱為GaAs基極 HBT)，係具有良效的作法。 有關於InGaAs基極HBT的高輸出放大器之應用，已揭示 在2001年磷化銦及相關材料研討會（2001 International Conference on Indium Phosphide and Related Materials, Conference Proceedings)(係2001年5月14-18日於奈良舉行）中的第501頁 至第504頁中。
InGaAs基極HBT雖具有良好高頻特性，然用於InGaAs (InAs的莫耳比0.5)的晶格結合之InP基板最大者僅達4吋， 對照於可使用6吋的GaAs基板，其電晶體的單價達3倍之譜 591721 (2) 發明讒胡讀貧 。是故，對於被要求低價化的行動通訊機用之電力放大器 而吕’因價格-問題以致難以將InGaAs基極應用在電力放大 器之半導體裝置。 針對該問題點，倘使採用圖1所示結構之C top HBt，如 以下所述般，可望縮小晶片尺寸，因而解決價格的問題， 達成高頻特性佳且電力轉換效率良好之電力放大器。又， 圖1之中，參考符號丨者係半導體基板、2係次射極 (subemiter)、3係射極、4係基極層、5係間隙壁（spaee〇、6 係集極層、7係上蓋層（cap layer)、8係集極、9係基極、；[〇 係射極、1 1係外部基極層、1 2係高電阻外部射極。 將射極設置在表面側之習知結構的射極在上式HBT (以 下稱為E top HBT)，電晶體的放熱狀況不佳，用於電力放大 器的多指（multi finger)之往返間距需確保達到45 μιη水準。 相對地，C top ΗΒΤ之中作為接地面的射極係居下側，因 而在電晶體的正下方具有放熱孔兼接地面的設計，藉而， 可使得電晶體動作時產生的熱排至基板下。因此，C tQp HBT的放熱性獲得改良，同時，更因表面側無需射極，故 可縮小多指的往返間距至15 μιη (參考圖2)。 因之，藉由使用C top ΗΒΤ，可將單晶微波積體電路 (MMIC)的晶片尺寸縮小至使用E top HBT時的1/3水準。究 其結果，即使是採用InP基板之InGaAs基極HBT，仍能以相 等於採用GaAs基板的GaAs基極HBT之製造成本，製造出更 具效率的電力放大器。 再者，對C top HBT之記載，例如，如IEEE電子元件學報 591721
鮮纏觀 (IEEE TRANSACTIONS ON ELECTRON DEVICES)中的第 47 卷 、第12號、2000年12月之第2277頁至2283頁所揭示者。 然而，對於C top HBT的製程中不可或缺的離子植入作業 而言，InGaAs卻是極大的問題點。一旦對作為基極層的p 型InGaAs進行離子植入時，將發生n型化或高電阻化的現 象。因该現象導致無法形成基極的歐姆接觸，而無法使c top ΗΒΤ動作。針對此點，雖然亦曾考量再以鈹（Be)等ρ型 捧質進行P型化之離子植入，然而，其結果非但增加製^ 數及提高成本，更因為需要對摻質的活性化作業施以8〇〇它 以上的退火處理之故，使得在5〇〇t以上的溫度即產生變 質的InGaAs基極對電晶體特性造成不良影響，故而，再2 Be等p型摻質進行離子植入的製造方法並不適用。 因之，至目前為止，欲以低成本製造出具良好高頻特性 的InGaAs基極C top HBT有其困難。 發明内容 本發明的目的在於提供一種半導體裝置的製造方法，俾 在不損及其良好的高頻特性之條件下。以低成H造Μ 用InGaAs基極HBT的半導體裝置。 上述目的之達成，係採用離子半徑小的氦⑻），朝未被 集極層所被覆的外部基極區$ ’以垂直或與垂直面偏離3 度以内的角度，來施以離子植入。藉而，可維持…融 外邵基極的低電阻p型傳攥，中„ ^ . Ρ 土得導，況且，使外邵射極區域的η 型InAlAs成為高電阻。 本發明的上述諸項目的及其他目的，應可藉著參考附圖 (4) (4) 爹明說雜 瞭。又，附圖 以及以下的詳細說明歲 中的同一參考.符號者。專利申請事項而獲明 實施方式 )係表相同或類似的部分 以F，將邊參考附 罢从劍* 闯邊詳細說明適用本菸日η、丄 置的製造方法之實袍 尽發明<半導體裝 <實施形態β …態。 在具體說明實施形 體裝置之製造方法中 究結果的說明。 態的用例之前，先對於本發 何以採用氦離子植入作業 明的半導 ’進行研 在以往的離子植入作本、 中，為提昇其均質性，4 吻衝的製造） 斜7度來進行離子植人—Γ如圖Μ)所示般地對表面傾 ^ 、 植入的離子與外邵射極區域的半 導月豆構成原子發生碰撞，致產生結晶缺陷，亦即载子捕獲 的所在’ ％其結果’位在活性區域的外侧之寄生區域（外 邵基極區域或外部射極區域)的電子無法進行活性區域的 基極層中’故維持高的電流增加率。 該傾斜7度進行離子植入的方法，對於具有A1(}aAs (或 是InGaP)射極的GaAs基極c top HBT頗有效果。其原因乃在 於’藉由離子佈值使P型GaAs難以被高電阻化，而η型 AlGaAs (或是η型inGaP)則易於被高電阻化，是其特徵所在 。而以往的用例中有採用氧離子（0+)者。 相對的，對InGaAs基極HBT而言，如前述所云，p型InGaAs 有η型化或高電阻化的問題。本發明者為解決該問題，選 用離子半徑小的He作為離子植入的離子源，所進行之離 (5) 發明食明續頁. —· - 予植入作業，係使InGaAs外部基極區域發生穿隧效應而不 產生結晶缺陷·。一般而言，含複數的化合物半導體所構 ’昆晶半導體（例如，InGaAs為InAs及InGaAs 2種化合物半 導體所構成之混晶半導體）之中，與化合物半導體相異的 原子（例如In或Ga)，並非規格排列整齊著，而係不均勻地 政亂存在，基於該種考量之故，一般所咸信者，即使以離 子半fe小的H e對表面垂直方向進行離子植入欲其造成穿 隨效應’勢將無法成功穿隧且必然發生散亂狀況，仍無法 阻止InGaAs的高電阻化或n型化，因之，至目前為止未見 以He離子穿隧InGaAs之例。 然而’試將植入能量從50 keV提高到通常的量產裝置之 上限，即200 keV ,並進行He離子的穿隧植入（使入射角度 與表面垂直方向分呈〇度、3度、5度、7度之依次改變）， 究其結果，在5度與7度雖呈現高電阻化，然而在〇度及3 度時，若植入的離子量小於2xl〇n cm-2 ,可得到圖4所示之 〜果不父植入也量及入射角的影響，p型InGaAs (InAs莫 耳比1 〇·5 , C (碳元素）濃度：2x 1〇19 cm-3)的電阻率未有變 化。又，導電型亦未變化。 另一方面可得知者，植入離子通過InGaAs外部基極而植 入的InAlAs射極層（inAs莫耳比·· 〇 5、矽濃度：1χ1〇17⑽力 中，若He的植入離子量超過5χ1〇12⑽-2，則不論植入能量 及入射角的多暴，電阻值將如圖4所示般地轉換成i 的南電阻材料。其原因乃在於，即使He離子對InGaAs外部 基極層進行穿隧，於進入InA1GsAs外部射極層時將被打亂 -10- 591721
⑹ 而產生結晶缺陷。又，圖4之中，白色圓圈表示成為外部 基極區域之p型InGaAs，黑色圓圈表示成為外部射極區域 之η型InAlAs之電阻率。 雖嘗以He以外的Η (氫）離子及B (硼）離子進行實驗， 而，採用Η時因為與p型InGaAs的摻質C (碳）產生複合缺陷 ’以致影響Η B T的通電可靠性。又，採用b時即便對外部 基極層表面進行垂直植入仍無法有效穿隧，致使ρ型 InGaAs發生η型化的問題。由該結果據以判斷，He離子為 最適用於製造InGaAs基極之C top HBT的植入離子源。 以下，將以一例說明本實施形態例中的半導體裝置的製 造方法。圖2所示之截面圖，係適用於本發明的半導體裝 置之製造方法之InGaAs基極C top HBT。基於高輸出化之考 量，係多指（Finger)並排的多指結構。 圖2所示的InGaAs基極C top HBT，係以半絕緣性Inp基板 為半導體基板1，該半導體基板上具有高摻雜11型inGaAs 次射極層2、η型InAlAs射極層3、 3 ' p型InGaAs基極層4、無掺
591721 ⑺ -fer;c-»r ί " * ·，"" ίΐ '.^ν 發明諱明續頁: 以下參照圖5及圖6來說明具有該結構之InGaAs基極c top HBT的製造方法。又，若採圖1所示之單指結構時，可 省略對各指進行個別化的作業。 首先’藉由有機金屬氣相磊晶法，順序將諸種磊晶成長 在半絕緣性InP基板1上：高摻雜η型InGaAs次射極層（矽濃 度 2xl〇 cm ’ 膜厚· 〇·8 gm) 2、InAiAg^ 極層（isas莫 耳比· 0·5、矽濃度：ΐχΐ〇ΐ7 cm-3、膜厚·· 〇 2 ㈣ 3、^型 InGaAs 基極層（IsAs莫耳比：〇·5、碳濃度：2χ1〇19 cm-3、膜厚：7〇 nm) · 4、未換雜inAsGaAs間隙壁層（InAs莫耳比：〇.5、Aw莫耳比 及GaAs莫耳比係使任意地徐緩改變、膜厚：2〇⑽）5、㈣ InP集極層（inp莫耳比：〇 5、矽濃度：3χΐ〇16 、膜厚： 0·8 μιη) 6、η型 InGaAs上蓋層（inAs莫耳比：〇 5、矽濃度：2χΐ〇19 cm·3、膜厚：〇·2 μηι) 7。 之後’藉由高頻滅鍍法將WSi (矽莫耳比：〇·3、膜厚： 0·3 pm)堆積於晶圓全面，以微影方式及利用CL所進行的 乾蚀刻，形成集極8。 g 接著’以集極8為掩模，藉由氣氣電漿蝕刻方法，去除n 型InGaAs上蓋層7、η型Ιηρ集極層6、及未摻雜inAiGaA^， 隙壁層5’遂如圖5的截面結構圖所示，夕卜露出 基極層4。 繼而，以加速能量50 keV、入射角90度、植入量ixi〇u咖_2 的條件，在室溫下將He離子13朝全面植入。此時，p型 InGaAs外部基極區域丨丨之導電型保持為p型並未改變電阻 率，η型InAiAs外部射極區域12則如圖4所揭示般，電阻率 -12- 591721 ⑻ 發明説明磧頁 達1 MQcm水準之高電阻化。 之後，藉蒸·鍍電子束之剝落（lift off)法，形成含有Ti (膜 厚50 nm)/Pt (膜厚50 nm)/Au (膜厚200 nm)的積層膜之基極9 。此處’ Ti/Pt/Au表示在該積層結構中的Ti膜、Pt膜、Au 膜係以Ti膜為最下部、Au膜為最上部，當各膜的種類不 同時亦採該表達方式。 接著，藉由微影作業及使用磷酸、過氧化氫、水的混合 液之濕蝕刻法，如圖6所示般，將相鄰的基極間的p型 InGaAs外部基極區域1 1及高電阻InA1As外部射極區域丨2予 以去除’而外露出n型InGaAs次射極層2。藉而，進行各指 的個別化。 進而，進行表面側的配線（未圖示），將表面貼於玻璃基 板後精機械化學研磨法（MPC: Mechanical Chemical Polishing) ’對半絕緣性InP基板’研磨至80 μιη，使之薄層化。 之後’藉由微影及氯氣電漿蝕刻方法，在ΗΒΤ的各指下形 成放熱兼射極的接觸孔，堆積出含AuGe (膜厚60 nm)/Ni (膜 厚10 nm)/Au (膜厚300 nm)的射極1〇，且在氮氣中進行35〇°c 、10分鐘的合金化。 最後，從玻璃基板剥離出半絕緣性InP基板，遂完成圖2 所示之InGaAs基極C top HBT。 倘依照本實施形態例，使植入He離子在外部基極區域 進行穿隧，在外部射極區域並未穿隧，藉而，可使外部基 極具低電阻、外邵射極具高電阻，使InGaAs基極C top HBT 具有良好特性，並得以低成本製造。 -13- (9) (9)591721 發明說明靖頁: 本貫施形態例所說明的製造方法來製得的 I n G a A s ；Jl 才虽 yj. _ top ΗΒΤ ’射極接地的頻率遮斷特性匕約8〇 相車乂於以往的E top GaAs基極ΗΒΤ的40 GHz，具備了 良好勺阿頻特性’況且，即使採用了較GaAs基板更高價的 P基板仍因可縮小多指的往返間距e top GaAs基極HBT 的丨/3，故得以相同的低成本製造。 再者，本實施形態例之He離子的植入能量、入射角、 植入里僅為—例，凡在圖4所揭示的範圍内，仍可與本實 知开/ β例相同地’使外部基極區域具低電阻、外部射極區 域具高電阻，此點應不言自明。 <實施形態例2> 對於电力放大器用之單晶微波積體電路（以下稱mmic) ’並具有上述本發明所示之半導體裝置的製造方法所製得 之C top InGaAs基極HBT者，將參照圖7進行說明。 圖7係2段結構（3段以上的結構亦可）的電力放大器用之 MMIC的電路圖。輸入電極端面（pad) Pin的訊號被輸入前段 的放大用電晶體h的基極，經由電晶體q i的放大訊號透過 連接至集極之含有C 2，L 1，C 1之阻抗匹配電路，之後被 輸入輸出段的放大用電晶體q2之基極。由輸出電極端面 Pout取出已藉由電晶體q2放大的輸出訊號。 又’設有集極偏壓端子用之電極端面PC1、pC2，俾從外 部調整各放大用電晶體q!，q2的集極偏壓。再者，為從外 邵調整放大用電晶體Qi，q2的基極偏壓，將集極接於電源 電壓Vcc ’分使射極連接至偏壓電阻r3、R4的接點n 1、偏 -14- 591721 (ίο)
發明說碉續I
壓電阻R7、R8的接點N2之偏壓調整用電晶體Q3、Q4，將 其基極分別透-過電阻Rl、R5連接至基極偏壓電極端面PBB 。電晶體Q 3的基極偏壓，係從基極偏壓電極端面PBB所施 加的電壓，經過與電極端面PBB串連在接地間的電阻R 1， 以及二極體列S 1〜S 4以及電阻R2之分壓後而取得。同樣地 ，電晶體Q4的基極偏壓，係從基極偏壓電極端面PBB所施 加的電壓，經過與電極端面PBB串連在接地間的電阻R5， 以及二極體列S 5〜S 8及電阻R6之分壓後而取得。 本實施形態例中，至少將圖7所示之構成電力放大器的 電路構件，亦即含電晶體Q1〜Q4、二極體S1〜S8、電容器 Cl、C2、電阻R1〜R8、以及電感器L1之全部構件，形成 在半絕緣性InP基板1上，而製成MMIC。此例中，電晶體 Q1〜Q4係使用實施形態例1所述之InGaAs基極C top HBT。各 電晶體之HBT的指數量，在放大用電晶體Ql、Q2時較多 ，在偏壓用電晶體Q3、Q4時可減少。電容係由多層的金
屬配線層與絕緣層所構成之MIM (Metal-Insulator-Metal)型 電容器，電感器係呈螺旋狀的金屬配線層，電阻係採用 WSiN或是NiCr。2段放大器的MMIC之尺寸係0.5 mmx0.5 mm 。以往採InGaAs基極E top HBT的MMIC之尺寸係1 mmxl mm 左右，相較之下，MMIC的尺寸縮為約1/4，亦即，晶片成 本約減為1/4。 因之，若根據本實施形態例，所製得之採用InGaAs基極 C top HBT的MMIC之所耗成本，與現今泛用於行動通訊用 電力放大器之採用GaAs基極HBT的MMIC相較，其製造成 -15- 00 00 591721 鎌胸卿 本相等。 <實施形態例3>
圖8係以MMIC製作的行動式電力放大器模組之概略截 面圖，該MMIC具有實施形態例2所述的InGaAs基極C top HBT。封裝體係採用比介電率為8的低溫燒成玻璃陶瓷基 極。因MMIC尺寸縮小為原來的1/4之故，使模組尺寸成為 4 mmx4 mm ’與原先技術的6 mmx6 mm相較已大幅縮小。參 考符號中1 0 1係金屬上蓋層、1 〇2係外部電容、外部電感器 鲁 、外部電阻等晶片零件。1〇3係電傳線路，乃是對Ag與Pt 的積層膜施以厚膜網版印刷法而形成。丨〇 5係實施形態例2 所示之MMIC ’其背面係藉Ag膠與接地層1 〇8電性連接。配 置在MMIC105的表面之輸入電極端面PiN、輸出電極端面 Pout藉由金線104連接至晶片外。ι〇6係將MMIC的背面的熱 朝外部散熱之散熱孔（thermal via)，107及109與接地層108 同為接地層。110乃是對MMIC電路供給偏壓電源之用的偏 壓線路。 I 對本實施形態例之電力放大器模組，藉由行動通訊方式 中的弟 3 代：^ 準之 W-CDMA (Wideband-Code Division Multiple
Access，即寬頻多碼分工接取）來進行評價，究其結果，電 力轉換效率4 8 %，可知與以往的4丨％相較已有明顯提昇。 因之’若根據本實施形態例，可採用實施形態例2製得 之局頻特性佳的小型暨低成本MMIC，而能夠製作出小體 積的高效率行動式電力放大器模組。 從上述諸貫施形態例即可明瞭，若根據本發明，能針對 -16- (12) (12)591721 癸._明績瓦： 行動通訊機器，以低成本製 型、+ 電力轉換效率的小 型电力放大益用又半導體裝置。 以上所說明者係適於本發明 、令知月又貫施形態例，然而，本發 明不侷限於上述諸實施形熊例， "J凡在不偏離本發明的精神 之範圍内，可作各種的變更設4 , ψ, )夂文Λ叶，此點應不言自明。 圖式簡單說明 圖1係C top ΗΒΤ的基本結構之哉面圖，· 圖2係適用本發明之半導體裝置的製造方法所製得之多 指型InGaAs基極C top HBT的截面圖； 圖3係用來說明穿隧植入之截雨模式圖； 圖4所示之特性線圖，係表示鎚穿隧植入後之p型 (白色圓圈）及η型InAlAs (黑色圓圈）的電阻率對植入量的 關係； 圖5係根據本發明之半導體裝置的製造方法所揭示的第 1實施形態例中，對InGaAs基極c t〇p仙丁植入氦離子時之 截面結構圖； 圖6係圖5所示步驟的次一步驟之截面結構圖； 圖7係一種電力放大器用之MMic的電路結構圖，具有依 …、本發明之半導體裝置的製造方法所製得之c t〇p InGaAs 基極HBT ; 圖8係一種使用電力放大器用mmIC的行動式電力放大 器模組之概略截面圖，其電力放大器用MMIC具有依照本 發明之半導體裝置的製造方法所製得之C top InGaAs基極 HBT 〇 -17- 591721 (13) 圖式代表符號說明 1 半導.體基板 2 次射極層 3 射極 4 基極層 5 間隙壁 6 集極層 7 上蓋層 8 集極 9 基極 10 射極 11 外邵基極層 12 高電阻外部 13 He離子 101 金屬、上蓋 102 外部電容、 103 電傳線路 104 金線 射極 層 外部電感器外部電阻 105 MMIC 106 散熱孔 107 接地層 108 接地層 109 接地層 1 10 偏壓線路 發明說明續宪
-18- 591721 (14) 發明說明績頁.
Pin 輸 入 電 極 端 面 Pout 輸 出 .電 極 端 面 Q1、 Q2 放 大 用 電 晶 體 Q3、 Q4 偏 壓 調 整 用 電晶 體 VCc 電 源 電 壓 Pci、 PC2 偏 壓 端 子 用 電極 端面 N1、 N2 接 點 Pbb 偏 壓 電 極 端 面 Cl、 C2 電 容 LI 電 感 器 R1〜 R8 電 阻 S 1〜丨 S8 二 極 體 -19-

Claims (1)

  1. 591721 拾、申請專利範圍 1· 一種半導體裝置的製造方法，其特徵在於包含以下諸項 製程： 在半導體基板上由該基板侧起依序形成第1、第2、及 第3半導體層； 對上述第3半導體層加工成特定的形狀； 對上述第2半導體層之中未受到上述第3半導體被覆 的區域，以垂直於上述第3半導體層的表面或與垂直面 偏離3度之内的角度，進行離子植入。 2·如申請專利範圍第1項之半導體裝置的製造方法，其中， 上述第1、第2、第3半導體層，分別是集極在上式 (Collector-top)異質介面雙極性電晶體的射極層、基極層 、集極層。 3·如申請專利範圍第丨項之半導體裝置的製造方法，其中， 上述半導體基板、射極層、基極層，分別是InP、InAlAs 、InGaAs 〇 4·如申請專利範圍第2項之半導體裝置的製造方法，其中， 上述半導體基板、射極層、基極層，分別是InP、InA1As 、：InGaAs。 5·如申請專利範圍第1項之半導體裝置的製造方法，其中， 上述離子係He離子，植入能量為5〇 keV以上2〇〇 kev以 下’植入量為5xl〇12 cm·2以上2xl013 cnT2以下的範圍。 6·如申請專利範圍第2項之半導體裝置的製造方法，其中， 上述離子係He離子，植入能量為50 keV以上200 keV以 591721 申請專利範圍續頁 下 7·如 下 ，植入量為5xl012 cm·2以上2xl013 cm·2以下的範圍。 申請專利範圍第3項之半導體裝置的製造方法，其中， 上述離子係He離子，植入能量為50 keV以上200 keV以 ，植入量為5xl012 cm-2以上2xl013 cnT2以下的範圍。
TW092103659A 2002-03-26 2003-02-21 Method of manufacturing semiconductor device TW591721B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002085492A JP2003282582A (ja) 2002-03-26 2002-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200305230A TW200305230A (en) 2003-10-16
TW591721B true TW591721B (en) 2004-06-11

Family

ID=28449253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103659A TW591721B (en) 2002-03-26 2003-02-21 Method of manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US6881639B2 (zh)
JP (1) JP2003282582A (zh)
KR (1) KR20030077956A (zh)
TW (1) TW591721B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002516689A (ja) * 1998-06-03 2002-06-11 マシモ・コーポレイション ステレオパルスオキシメータ
JP4216634B2 (ja) * 2003-04-23 2009-01-28 株式会社日立製作所 半導体装置
SE526360C2 (sv) * 2004-01-09 2005-08-30 Infineon Technologies Ag Monolitiskt integrerad krets
WO2006011073A1 (en) * 2004-07-20 2006-02-02 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing the same
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
US7531851B1 (en) * 2007-02-28 2009-05-12 Hrl Laboratories, Llc Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same
US7910447B1 (en) * 2007-05-15 2011-03-22 National Semiconductor Corporation System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter
JP2010199558A (ja) * 2009-01-27 2010-09-09 Panasonic Corp 半導体装置およびその製造方法
US8847187B2 (en) * 2012-12-03 2014-09-30 Intermolecular, Inc. Method of forming anneal-resistant embedded resistor for non-volatile memory application
JP2020053927A (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 電力増幅器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109750A (ja) * 1991-10-15 1993-04-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3262056B2 (ja) * 1997-12-22 2002-03-04 日本電気株式会社 バイポーラトランジスタとその製造方法
FR2803102B1 (fr) * 1999-12-23 2002-03-22 Thomson Csf Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
US20030042503A1 (en) * 2001-06-18 2003-03-06 Quesnell Hartmann Transistor with intentionally tensile mismatched base layer

Also Published As

Publication number Publication date
US20030186509A1 (en) 2003-10-02
US6881639B2 (en) 2005-04-19
TW200305230A (en) 2003-10-16
JP2003282582A (ja) 2003-10-03
KR20030077956A (ko) 2003-10-04

Similar Documents

Publication Publication Date Title
US7728357B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
US7176099B2 (en) Hetero-junction bipolar transistor and manufacturing method thereof
US20070096151A1 (en) Bipolar transistor and method for fabricating the same
CN101478006B (zh) 基于导通型SiC衬底的太赫兹GaN耿氏二极管及其制作方法
US20070241427A1 (en) Mesa-type bipolar transistor
JP4056226B2 (ja) 半導体装置
JP4994261B2 (ja) 低減されたオン抵抗を有するダイオード、および関連する製造方法
US10355114B2 (en) Heterojunction bipolar transistor
TW538543B (en) Semiconductor device and power amplifier using the same
TW591721B (en) Method of manufacturing semiconductor device
CN107004600B (zh) 异质结双极晶体管
JPS6112388B2 (zh)
CN110797399A (zh) 一种低比接触电阻率的p-GaN欧姆接触电极及其制备方法和应用
US20100187571A1 (en) Semiconductor device and manufacturing method thereof
JP2002261271A (ja) 半導体装置及びその製造方法
US20100171151A1 (en) Heterojunction bipolar transistor and manufacturing method thereof
JPH03145139A (ja) 電界効果トランジスタとその製造方法
JP4821088B2 (ja) 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
WO2012120796A1 (ja) 半導体装置及びその製造方法
JP4494739B2 (ja) バイポーラトランジスタ及びその製造方法
Johansson et al. Feasibility study of 25 V SiGe RF-power transistors for cellular base station output amplifiers
JP3859149B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2017135291A (ja) 検波ダイオード
CN115863405A (zh) 一种欧姆接触结构及其制备方法、hemt器件
Rezazadeh et al. Reliability investigation of implanted microwave InGaP/GaAs HBTs

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees