JP2003282582A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003282582A JP2003282582A JP2002085492A JP2002085492A JP2003282582A JP 2003282582 A JP2003282582 A JP 2003282582A JP 2002085492 A JP2002085492 A JP 2002085492A JP 2002085492 A JP2002085492 A JP 2002085492A JP 2003282582 A JP2003282582 A JP 2003282582A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ingaas
- type
- base
- hbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 abstract description 7
- 239000001307 helium Substances 0.000 abstract description 3
- 229910052734 helium Inorganic materials 0.000 abstract description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 abstract description 3
- 239000005001 laminate film Substances 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 12
- 229910000673 Indium arsenide Inorganic materials 0.000 description 8
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 8
- 230000005465 channeling Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010295 mobile communication Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 101100345589 Mus musculus Mical1 gene Proteins 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
Abstract
(57)【要約】
【課題】ＩｎＧａＡｓベースＣトップＨＢＴを低コスト
で製造する。 【解決手段】イオン半径の小さなヘリウム１３を用い
て、アンドープＩｎＧａＡｓスペーサ層５、ｎ型ＩｎＰ
コレクタ層６、ｎ型ＩｎＧａＡｓキャップ層７、コレク
タ電極８の積層膜で被覆されていないｐ型ＩｎＧａＡｓ
層（外部ベース領域）４に対して、垂直または垂直に対
する偏移３度以内の角度でイオン打ち込みを行う。これ
により、外部ベース領域のｐ型ＩｎＧａＡｓの低抵抗ｐ
型伝導を維持し、かつ、外部エミッタ領域のｎ型ＩｎＡ
ｌＡｓ層３を高抵抗にすることができる。 【効果】工程数を増加すること無く、ＩｎＧａＡｓベー
スＣトップＨＢＴを小さいチップサイズで実現でき、低
コスト化が図れる。
で製造する。 【解決手段】イオン半径の小さなヘリウム１３を用い
て、アンドープＩｎＧａＡｓスペーサ層５、ｎ型ＩｎＰ
コレクタ層６、ｎ型ＩｎＧａＡｓキャップ層７、コレク
タ電極８の積層膜で被覆されていないｐ型ＩｎＧａＡｓ
層（外部ベース領域）４に対して、垂直または垂直に対
する偏移３度以内の角度でイオン打ち込みを行う。これ
により、外部ベース領域のｐ型ＩｎＧａＡｓの低抵抗ｐ
型伝導を維持し、かつ、外部エミッタ領域のｎ型ＩｎＡ
ｌＡｓ層３を高抵抗にすることができる。 【効果】工程数を増加すること無く、ＩｎＧａＡｓベー
スＣトップＨＢＴを小さいチップサイズで実現でき、低
コスト化が図れる。
Description
【０００１】
【発明の属する技術分野】本発明は、ベース層にＩｎＧ
ａＡｓを用い、コレクタを表面側に設けたコレクタトッ
プヘテロ接合バイポーラトランジスタ（Collector−top
HeterojunctionBipolar Transistor、以下、Ｃトップ
ＨＢＴと表記）を用いた半導体装置に係り、特に、電力
変換効率の高い移動体通信機向け電力増幅器用に好適な
半導体装置の製造方法に関する。
ａＡｓを用い、コレクタを表面側に設けたコレクタトッ
プヘテロ接合バイポーラトランジスタ（Collector−top
HeterojunctionBipolar Transistor、以下、Ｃトップ
ＨＢＴと表記）を用いた半導体装置に係り、特に、電力
変換効率の高い移動体通信機向け電力増幅器用に好適な
半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、移動体通信機の需要の急成長に伴
い、通信機に用いる電力増幅器の研究開発が盛んに行わ
れている。電力増幅器の電力変換効率を向上させるに
は、そこに用いられるＨＢＴの電力変換効率を向上させ
る必要がある。そのために従来一般的に用いられてきた
ＧａＡｓをベース層に用いたＨＢＴ（以下、ＧａＡｓベ
ースＨＢＴと言う）に代えて、高周波特性に優れるＩｎ
ＧａＡｓ（ＩｎＡｓモル比０．５）をベース層に用いた
ＨＢＴ（以下、ＩｎＧａＡｓベースＨＢＴと言う）を用
いることが有効である。
い、通信機に用いる電力増幅器の研究開発が盛んに行わ
れている。電力増幅器の電力変換効率を向上させるに
は、そこに用いられるＨＢＴの電力変換効率を向上させ
る必要がある。そのために従来一般的に用いられてきた
ＧａＡｓをベース層に用いたＨＢＴ（以下、ＧａＡｓベ
ースＨＢＴと言う）に代えて、高周波特性に優れるＩｎ
ＧａＡｓ（ＩｎＡｓモル比０．５）をベース層に用いた
ＨＢＴ（以下、ＩｎＧａＡｓベースＨＢＴと言う）を用
いることが有効である。
【０００３】ＩｎＧａＡｓベースＨＢＴの高出力増幅器
への応用に関しては２００１インターナショナル コン
ファレンス オン インジウム フォスファイド アン
ドリレイテッド マテリアルズ コンファレンス プロ
シーディングズ、（２００１年５月１４−１８日、奈
良）、第５０１頁−第５０４頁、（2001 International
Conference on Indium Phosphide and Related Materi
als, Conference Proceedings（14-18 May,2001）pp.50
1-504）に開示されている。
への応用に関しては２００１インターナショナル コン
ファレンス オン インジウム フォスファイド アン
ドリレイテッド マテリアルズ コンファレンス プロ
シーディングズ、（２００１年５月１４−１８日、奈
良）、第５０１頁−第５０４頁、（2001 International
Conference on Indium Phosphide and Related Materi
als, Conference Proceedings（14-18 May,2001）pp.50
1-504）に開示されている。
【０００４】
【発明が解決しようとする課題】ＩｎＧａＡｓベースＨ
ＢＴは高周波特性に優れるものの、ＩｎＧａＡｓ（Ｉｎ
Ａｓモル比０．５）に格子整合するＩｎＰ基板は最大で
も４インチまでしか得られないため、６インチが使える
ＧａＡｓ基板に対して、トランジスタの単価が３倍程度
高価となる。このため、低価格が要求される移動体通信
機向け電力増幅器用半導体装置には、価格の問題からＩ
ｎＧａＡｓベースを適用することが困難であった。
ＢＴは高周波特性に優れるものの、ＩｎＧａＡｓ（Ｉｎ
Ａｓモル比０．５）に格子整合するＩｎＰ基板は最大で
も４インチまでしか得られないため、６インチが使える
ＧａＡｓ基板に対して、トランジスタの単価が３倍程度
高価となる。このため、低価格が要求される移動体通信
機向け電力増幅器用半導体装置には、価格の問題からＩ
ｎＧａＡｓベースを適用することが困難であった。
【０００５】この問題に対し、図１に示す構造のＣトッ
プＨＢＴを用いれば、以下に述べるように、チップサイ
ズを小さくできるため、価格の問題を解消して、高周波
特性が良く電力変換効率に優れた電力増幅器を実現する
ことが期待される。なお図１において、参照符号１は半
導体基板、２はサブエミッタ層、３はエミッタ層、４は
ベース層、５はスペーサ、６はコレクタ層、７はキャッ
プ層、８はコレクタ電極、９はベース電極、１０はエミ
ッタ電極、１１は外部ベース層、１２は高抵抗外部エミ
ッタである。
プＨＢＴを用いれば、以下に述べるように、チップサイ
ズを小さくできるため、価格の問題を解消して、高周波
特性が良く電力変換効率に優れた電力増幅器を実現する
ことが期待される。なお図１において、参照符号１は半
導体基板、２はサブエミッタ層、３はエミッタ層、４は
ベース層、５はスペーサ、６はコレクタ層、７はキャッ
プ層、８はコレクタ電極、９はベース電極、１０はエミ
ッタ電極、１１は外部ベース層、１２は高抵抗外部エミ
ッタである。
【０００６】エミッタを表面側に設けた従来構造のエミ
ッタトップＨＢＴ（以下、ＥトップＨＢＴと記載）で
は、トランジスタからの放熱が悪く、電力増幅器に用い
るマルチフィンガーの繰り返しピッチを４５μｍ程度確
保する必要があった。
ッタトップＨＢＴ（以下、ＥトップＨＢＴと記載）で
は、トランジスタからの放熱が悪く、電力増幅器に用い
るマルチフィンガーの繰り返しピッチを４５μｍ程度確
保する必要があった。
【０００７】これに対して、ＣトップＨＢＴは接地面と
なるエミッタが下側に来るので、トランジスタ直下に放
熱孔兼接地面を設けることにより、トランジスタ動作時
に発生した熱を基板下に逃がすことができる。このた
め、ＣトップＨＢＴでは放熱性が良くなると共に、さら
に表面側にエミッタ電極が不要となるのでマルチフィン
ガーの繰り返しピッチを１５μｍ程度まで縮小すること
ができる（図２参照）。
なるエミッタが下側に来るので、トランジスタ直下に放
熱孔兼接地面を設けることにより、トランジスタ動作時
に発生した熱を基板下に逃がすことができる。このた
め、ＣトップＨＢＴでは放熱性が良くなると共に、さら
に表面側にエミッタ電極が不要となるのでマルチフィン
ガーの繰り返しピッチを１５μｍ程度まで縮小すること
ができる（図２参照）。
【０００８】したがって、ＣトップＨＢＴを用いること
により、モノリシック・マイクロ波集積回路（ＭＭＩ
Ｃ）のチップサイズをＥトップＨＢＴ使用時の１／３ま
で小さくできる。その結果、ＩｎＰ基板を用いたＩｎＧ
ａＡｓベースＨＢＴでも、ＧａＡｓ基板を用いたＧａＡ
ｓベースＨＢＴと同程度の製造コストで、より効率の高
い電力増幅器を製造できることになる。
により、モノリシック・マイクロ波集積回路（ＭＭＩ
Ｃ）のチップサイズをＥトップＨＢＴ使用時の１／３ま
で小さくできる。その結果、ＩｎＰ基板を用いたＩｎＧ
ａＡｓベースＨＢＴでも、ＧａＡｓ基板を用いたＧａＡ
ｓベースＨＢＴと同程度の製造コストで、より効率の高
い電力増幅器を製造できることになる。
【０００９】なお、ＣトップＨＢＴについては、例え
ば、アイ イーイーイー トランザクションズ オン
エレクトロン デバイセズ、第４７巻、第１２号、２０
００年１２月、第２２７７頁〜第２２８３頁（IEEE TRA
NSACTIONS ON ELECTRON DEVICES, VOL.47 NO.12, DECEM
BER 2000, pp.2277-2283）に開示されている。しかし、
ＣトップＨＢＴの製造工程で不可欠なイオン打ち込みに
関して、ＩｎＧａＡｓには重大な問題があった。それは
ベース層となるｐ型ＩｎＧａＡｓにイオン打ち込みを行
うと、ｎ型化または高抵抗化してしまう現象が起こるこ
とである。この現象によりベース電極のオーミック接触
が取れないため、ＣトップＨＢＴとして動作させること
ができなかった。そこで、ベリリウム（Ｂｅ）等のｐ型
不純物を改めてイオン打ち込みしてｐ型化することも考
えられたが、工程数が増加しコストが高くなるだけでな
く、さらに不純物の活性化に８００℃以上のアニールが
必要となるため、５００℃以上の温度で変質するＩｎＧ
ａＡｓベースではトランジスタ特性に悪影響を及ぼし、
Ｂｅ等のｐ型不純物を改めてイオン打ち込みする製造方
法は適用できない。
ば、アイ イーイーイー トランザクションズ オン
エレクトロン デバイセズ、第４７巻、第１２号、２０
００年１２月、第２２７７頁〜第２２８３頁（IEEE TRA
NSACTIONS ON ELECTRON DEVICES, VOL.47 NO.12, DECEM
BER 2000, pp.2277-2283）に開示されている。しかし、
ＣトップＨＢＴの製造工程で不可欠なイオン打ち込みに
関して、ＩｎＧａＡｓには重大な問題があった。それは
ベース層となるｐ型ＩｎＧａＡｓにイオン打ち込みを行
うと、ｎ型化または高抵抗化してしまう現象が起こるこ
とである。この現象によりベース電極のオーミック接触
が取れないため、ＣトップＨＢＴとして動作させること
ができなかった。そこで、ベリリウム（Ｂｅ）等のｐ型
不純物を改めてイオン打ち込みしてｐ型化することも考
えられたが、工程数が増加しコストが高くなるだけでな
く、さらに不純物の活性化に８００℃以上のアニールが
必要となるため、５００℃以上の温度で変質するＩｎＧ
ａＡｓベースではトランジスタ特性に悪影響を及ぼし、
Ｂｅ等のｐ型不純物を改めてイオン打ち込みする製造方
法は適用できない。
【００１０】したがって、これまでは良好な高周波特性
を有するＩｎＧａＡｓベースＣトップＨＢＴを低コスト
で製造することは困難であった。
を有するＩｎＧａＡｓベースＣトップＨＢＴを低コスト
で製造することは困難であった。
【００１１】そこで、本発明の目的は、ＩｎＧａＡｓベ
ースＨＢＴを用いた半導体装置を良好な高周波特性を損
なわず低コストで製造できる半導体装置の製造方法を提
供することにある。
ースＨＢＴを用いた半導体装置を良好な高周波特性を損
なわず低コストで製造できる半導体装置の製造方法を提
供することにある。
【００１２】
【課題を解決するための手段】前記目的は、イオン半径
の小さなヘリウム（Ｈｅ）を用いて、コレクタ層の被覆
していない外部ベース領域に対して垂直または垂直に対
する偏移３度以内の角度でイオン打ち込みすることによ
り達成される。これにより、ｐ型ＩｎＧａＡｓ外部ベー
スの低抵抗ｐ型伝導を維持し、かつ、外部エミッタ領域
のｎ型ＩｎＡｌＡｓを高抵抗にすることができる。
の小さなヘリウム（Ｈｅ）を用いて、コレクタ層の被覆
していない外部ベース領域に対して垂直または垂直に対
する偏移３度以内の角度でイオン打ち込みすることによ
り達成される。これにより、ｐ型ＩｎＧａＡｓ外部ベー
スの低抵抗ｐ型伝導を維持し、かつ、外部エミッタ領域
のｎ型ＩｎＡｌＡｓを高抵抗にすることができる。
【００１３】
【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法の好適な実施の形態につき、添付図面を参照し
ながら詳細に説明する。
製造方法の好適な実施の形態につき、添付図面を参照し
ながら詳細に説明する。
【００１４】＜実施の形態１＞具体的な実施の形態例の
説明に先立って、本発明の半導体装置の製造方法で用い
るＨｅイオン打ち込み工程の検討結果について説明す
る。従来ＣトップＨＢＴの製造工程を含め、イオン打ち
込み工程では均一性向上のために、図３（Ａ）に示すよ
うに、表面に対して７度程度傾けてイオン打ち込みする
のが一般的であった。打ち込みイオンが外部エミッタ領
域の半導体構成原子に衝突し、結晶欠陥、すなわちキャ
リア捕獲中心を生成する結果、活性領域の外側にある寄
生領域（外部ベース領域や外部エミッタ領域）の電子は
活性領域のベース層中に進入できず、高い電流増幅率が
維持される。
説明に先立って、本発明の半導体装置の製造方法で用い
るＨｅイオン打ち込み工程の検討結果について説明す
る。従来ＣトップＨＢＴの製造工程を含め、イオン打ち
込み工程では均一性向上のために、図３（Ａ）に示すよ
うに、表面に対して７度程度傾けてイオン打ち込みする
のが一般的であった。打ち込みイオンが外部エミッタ領
域の半導体構成原子に衝突し、結晶欠陥、すなわちキャ
リア捕獲中心を生成する結果、活性領域の外側にある寄
生領域（外部ベース領域や外部エミッタ領域）の電子は
活性領域のベース層中に進入できず、高い電流増幅率が
維持される。
【００１５】この７度程度傾けてイオン打ち込みする方
法は、ＡｌＧａＡｓ（あるいはＩｎＧａＰ）エミッタを
有するＧａＡｓベースＣトップＨＢＴでは有効に作用す
る。なぜならば、イオン打ち込みによってｐ型ＧａＡｓ
は高抵抗化されにくく、ｎ型ＡｌＧａＡｓ（あるいはｎ
型ＩｎＧａＰ）は容易に高抵抗化される特徴があるから
である。従来、例えば酸素イオン（Ｏ＋）が用いられて
いた。
法は、ＡｌＧａＡｓ（あるいはＩｎＧａＰ）エミッタを
有するＧａＡｓベースＣトップＨＢＴでは有効に作用す
る。なぜならば、イオン打ち込みによってｐ型ＧａＡｓ
は高抵抗化されにくく、ｎ型ＡｌＧａＡｓ（あるいはｎ
型ＩｎＧａＰ）は容易に高抵抗化される特徴があるから
である。従来、例えば酸素イオン（Ｏ＋）が用いられて
いた。
【００１６】これに対し、ＩｎＧａＡｓベースＨＢＴで
は、前述した通りｐ型ＩｎＧａＡｓがｎ型化または高抵
抗化してしまう問題がある。この問題を解決するため
に、本発明者等はイオン半径の小さなＨｅを打ち込みイ
オン種に選び、ＩｎＧａＡｓ外部ベース領域に結晶欠陥
を生成しないようにチャネリングさせてイオン打ち込み
することを検討した。一般に、複数の化合物半導体から
なる混晶半導体（例えば、ＩｎＧａＡｓは、ＩｎＡｓお
よびＧａＡｓの２種類の化合物半導体からなる混晶半導
体）では、化合物半導体と異なり原子（例えば、Ｉｎお
よびＧａ）が規則正しく並んでいるわけではなく、不均
一に偏って存在していると考えられるので、イオン半径
の小さなＨｅを使ってチャネリングさせようと表面垂直
方向にイオン打ち込みを行ったとしても、チャネリング
せずに必ず散乱が発生してしまい、ＩｎＧａＡｓの高抵
抗化あるいはｎ型化を阻止できないと思われるので、こ
れまでにＩｎＧａＡｓにＨｅのチャネリング打ち込みを
試みた例はなかった。
は、前述した通りｐ型ＩｎＧａＡｓがｎ型化または高抵
抗化してしまう問題がある。この問題を解決するため
に、本発明者等はイオン半径の小さなＨｅを打ち込みイ
オン種に選び、ＩｎＧａＡｓ外部ベース領域に結晶欠陥
を生成しないようにチャネリングさせてイオン打ち込み
することを検討した。一般に、複数の化合物半導体から
なる混晶半導体（例えば、ＩｎＧａＡｓは、ＩｎＡｓお
よびＧａＡｓの２種類の化合物半導体からなる混晶半導
体）では、化合物半導体と異なり原子（例えば、Ｉｎお
よびＧａ）が規則正しく並んでいるわけではなく、不均
一に偏って存在していると考えられるので、イオン半径
の小さなＨｅを使ってチャネリングさせようと表面垂直
方向にイオン打ち込みを行ったとしても、チャネリング
せずに必ず散乱が発生してしまい、ＩｎＧａＡｓの高抵
抗化あるいはｎ型化を阻止できないと思われるので、こ
れまでにＩｎＧａＡｓにＨｅのチャネリング打ち込みを
試みた例はなかった。
【００１７】ところが、打ち込みエネルギーを５０ｋｅ
Ｖから通常の量産装置の上限である２００ｋｅＶまで変
化させ、Ｈｅイオンのチャネリング打ち込み（入射角は
表面垂直方向から０度、３度、５度、７度と変化）を行
った結果、５度と７度では高抵抗化してしまったが、０
度と３度では、打ち込みイオン量が２×１０１３ｃｍ
−２以下であれば、打ち込みエネルギーおよび入射角に
よらず、図４に示すようにｐ型ＩｎＧａＡｓ（ＩｎＡｓ
モル比：０．５、Ｃ（炭素）濃度：２×１０１９ｃｍ
−３）の抵抗率に変化のないことがわかった。また、導
電型にも変化がなかった。
Ｖから通常の量産装置の上限である２００ｋｅＶまで変
化させ、Ｈｅイオンのチャネリング打ち込み（入射角は
表面垂直方向から０度、３度、５度、７度と変化）を行
った結果、５度と７度では高抵抗化してしまったが、０
度と３度では、打ち込みイオン量が２×１０１３ｃｍ
−２以下であれば、打ち込みエネルギーおよび入射角に
よらず、図４に示すようにｐ型ＩｎＧａＡｓ（ＩｎＡｓ
モル比：０．５、Ｃ（炭素）濃度：２×１０１９ｃｍ
−３）の抵抗率に変化のないことがわかった。また、導
電型にも変化がなかった。
【００１８】一方、ＩｎＧａＡｓ外部ベース越しにイオ
ン打ち込みされるＩｎＡｌＡｓエミッタ層（ＩｎＡｓモ
ル比：０．５、Ｓｉ濃度：１×１０１７ｃｍ−３）で
は、Ｈｅの打ち込みイオン量が５×１０１２ｃｍ−２以
上であれば、打ち込みエネルギーおよび入射角によら
ず、図４に示すように抵抗値が１ＭΩｃｍ程度の高抵抗
材料に変換されることがわかった。これは、Ｈｅイオン
はＩｎＧａＡｓ外部ベース層をチャネリングしても、Ｉ
ｎＡｌＧａＡｓ外部エミッタ層に入った際に散乱され、
結晶欠陥が生成されたためである。なお図４において、
白丸は外部ベース領域となるｐ型ＩｎＧａＡｓ、黒丸は
外部エミッタ領域となるｎ型ＩｎＡｌＡｓの抵抗率であ
る。
ン打ち込みされるＩｎＡｌＡｓエミッタ層（ＩｎＡｓモ
ル比：０．５、Ｓｉ濃度：１×１０１７ｃｍ−３）で
は、Ｈｅの打ち込みイオン量が５×１０１２ｃｍ−２以
上であれば、打ち込みエネルギーおよび入射角によら
ず、図４に示すように抵抗値が１ＭΩｃｍ程度の高抵抗
材料に変換されることがわかった。これは、Ｈｅイオン
はＩｎＧａＡｓ外部ベース層をチャネリングしても、Ｉ
ｎＡｌＧａＡｓ外部エミッタ層に入った際に散乱され、
結晶欠陥が生成されたためである。なお図４において、
白丸は外部ベース領域となるｐ型ＩｎＧａＡｓ、黒丸は
外部エミッタ領域となるｎ型ＩｎＡｌＡｓの抵抗率であ
る。
【００１９】Ｈｅ以外のイオンとしてＨ（水素）および
Ｂ（ボロン）を実験したが、Ｈではｐ型ＩｎＧａＡｓの
不純物であるＣ（炭素）との複合欠陥が生成されるた
め、ＨＢＴの通電信頼性に問題がある。また、Ｂでは外
部ベース層表面に対して垂直打ち込みを行っても有効な
チャネリングがおこらず、ｐ型ＩｎＧａＡｓがｎ型化す
る問題が発生した。この結果から、ＩｎＧａＡｓベース
のＣトップＨＢＴの製造に用いる打ち込みイオン種とし
てはＨｅが最適と判断した。
Ｂ（ボロン）を実験したが、Ｈではｐ型ＩｎＧａＡｓの
不純物であるＣ（炭素）との複合欠陥が生成されるた
め、ＨＢＴの通電信頼性に問題がある。また、Ｂでは外
部ベース層表面に対して垂直打ち込みを行っても有効な
チャネリングがおこらず、ｐ型ＩｎＧａＡｓがｎ型化す
る問題が発生した。この結果から、ＩｎＧａＡｓベース
のＣトップＨＢＴの製造に用いる打ち込みイオン種とし
てはＨｅが最適と判断した。
【００２０】以下、本実施の形態例における半導体装置
の製造方法の一例を説明する。図２は、本発明の半導体
装置の製造方法を適用するＩｎＧａＡｓベースＣトップ
ＨＢＴの断面構造図である。高出力化を図るために、並
列に多数のフィンガーが並ぶマルチフィンガー構造とし
ている。図２に示したＩｎＧａＡｓベースＣトップＨＢ
Ｔは、半導体基板１として半絶縁性ＩｎＰ基板を用い、
この半導体基板上に、高ドープｎ型ＩｎＧａＡｓサブエ
ミッタ層２と、ｎ型ＩｎＡｌＡｓエミッタ層３と、ｐ型
ＩｎＧａＡｓベース層４と、アンドープＩｎＡｌＧａＡ
ｓスペーサ層５と、ｎ型ＩｎＰコレクタ層６と、ｎ型Ｉ
ｎＧａＡｓキャップ層７とを有し、コレクタ電極８とベ
ース電極９が表面側に設けられ、エミッタ電極１０は裏
面側に設けられている。なお、アンドープＩｎＡｌＧａ
Ａｓスペーサ層５はベース層４とコレクタ層６の伝導帯
不連続による電流増幅率の劣化を緩和するために挿入さ
れている。ここで、外部ベース１１と外部エミッタ１２
は本発明の製造方法を用いることによって、Ｈｅを含有
している。また、トランジスタ直下に放熱孔兼接地面を
設けることにより、トランジスタ動作時に発生した熱を
基板下に逃がす構造としている。
の製造方法の一例を説明する。図２は、本発明の半導体
装置の製造方法を適用するＩｎＧａＡｓベースＣトップ
ＨＢＴの断面構造図である。高出力化を図るために、並
列に多数のフィンガーが並ぶマルチフィンガー構造とし
ている。図２に示したＩｎＧａＡｓベースＣトップＨＢ
Ｔは、半導体基板１として半絶縁性ＩｎＰ基板を用い、
この半導体基板上に、高ドープｎ型ＩｎＧａＡｓサブエ
ミッタ層２と、ｎ型ＩｎＡｌＡｓエミッタ層３と、ｐ型
ＩｎＧａＡｓベース層４と、アンドープＩｎＡｌＧａＡ
ｓスペーサ層５と、ｎ型ＩｎＰコレクタ層６と、ｎ型Ｉ
ｎＧａＡｓキャップ層７とを有し、コレクタ電極８とベ
ース電極９が表面側に設けられ、エミッタ電極１０は裏
面側に設けられている。なお、アンドープＩｎＡｌＧａ
Ａｓスペーサ層５はベース層４とコレクタ層６の伝導帯
不連続による電流増幅率の劣化を緩和するために挿入さ
れている。ここで、外部ベース１１と外部エミッタ１２
は本発明の製造方法を用いることによって、Ｈｅを含有
している。また、トランジスタ直下に放熱孔兼接地面を
設けることにより、トランジスタ動作時に発生した熱を
基板下に逃がす構造としている。
【００２１】このような構造を有するＩｎＧａＡｓベー
スＣトップＨＢＴの製造方法について、図５および図６
を参照して説明する。なお、図１のように１本のフィン
ガーでよい場合は、個々のフィンガーを分離する工程だ
けを省略すればよい。はじめに、半絶縁性ＩｎＰ基板１
上に有機金属気相エピタキシー法を用いて、高ドープｎ
型ＩｎＧａＡｓサブエミッタ層（Ｓｉ濃度：２×１０
１９ｃｍ−３、膜厚：０．８μｍ）２と、ｎ型ＩｎＡｌ
Ａｓエミッタ層（ＩｎＡｓモル比：０．５、Ｓｉ濃度：
１×１０１７ｃｍ−３、膜厚：０．２μｍ）３と、ｐ型
ＩｎＧａＡｓベース層（ＩｎＡｓモル比：０．５、Ｃ濃
度：２×１０１９ｃｍ−３、膜厚：７０ｎｍ）４と、ア
ンドープＩｎＡｓＧａＡｓスペーサ層（ＩｎＡｓモル
比：０．５、ＡｌＡｓモル比およびＧａＡｓモル比は任
意で徐々に変化、膜厚：２０ｎｍ）５と、ｎ型ＩｎＰコ
レクタ層（ＩｎＰモル比：０．５、Ｓｉ濃度：３×１０
１６ｃｍ−３、膜厚：０．８μｍ）６と、ｎ型ＩｎＧａ
Ａｓキャップ層（ＩｎＡｓモル比：０．５、Ｓｉ濃度：
２×１０１９ｃｍ−３、膜厚：０．２μｍ）７とを順次
エピタキシャル成長した。
スＣトップＨＢＴの製造方法について、図５および図６
を参照して説明する。なお、図１のように１本のフィン
ガーでよい場合は、個々のフィンガーを分離する工程だ
けを省略すればよい。はじめに、半絶縁性ＩｎＰ基板１
上に有機金属気相エピタキシー法を用いて、高ドープｎ
型ＩｎＧａＡｓサブエミッタ層（Ｓｉ濃度：２×１０
１９ｃｍ−３、膜厚：０．８μｍ）２と、ｎ型ＩｎＡｌ
Ａｓエミッタ層（ＩｎＡｓモル比：０．５、Ｓｉ濃度：
１×１０１７ｃｍ−３、膜厚：０．２μｍ）３と、ｐ型
ＩｎＧａＡｓベース層（ＩｎＡｓモル比：０．５、Ｃ濃
度：２×１０１９ｃｍ−３、膜厚：７０ｎｍ）４と、ア
ンドープＩｎＡｓＧａＡｓスペーサ層（ＩｎＡｓモル
比：０．５、ＡｌＡｓモル比およびＧａＡｓモル比は任
意で徐々に変化、膜厚：２０ｎｍ）５と、ｎ型ＩｎＰコ
レクタ層（ＩｎＰモル比：０．５、Ｓｉ濃度：３×１０
１６ｃｍ−３、膜厚：０．８μｍ）６と、ｎ型ＩｎＧａ
Ａｓキャップ層（ＩｎＡｓモル比：０．５、Ｓｉ濃度：
２×１０１９ｃｍ−３、膜厚：０．２μｍ）７とを順次
エピタキシャル成長した。
【００２２】その後、高周波スパッタ法を用いてＷＳｉ
（Ｓｉモル比：０．３、膜厚：０．３μｍ）をウエハ全
面に堆積し、ホトリソグラフィーおよびＣＦ４を用いた
ドライエッチングにより、コレクタ電極８を形成した。
（Ｓｉモル比：０．３、膜厚：０．３μｍ）をウエハ全
面に堆積し、ホトリソグラフィーおよびＣＦ４を用いた
ドライエッチングにより、コレクタ電極８を形成した。
【００２３】次に、コレクタ電極８をマスクにして、ｎ
型ＩｎＧａＡｓキャップ層７と、ｎ型ＩｎＰコレクタ層
６と、アンドープＩｎＡｌＧａＡｓスペーサ層５とを塩
素プラズマエッチングにより除去し、図５の断面構造図
に示したようにｐ型ＩｎＧａＡｓベース層４を露出させ
た。
型ＩｎＧａＡｓキャップ層７と、ｎ型ＩｎＰコレクタ層
６と、アンドープＩｎＡｌＧａＡｓスペーサ層５とを塩
素プラズマエッチングにより除去し、図５の断面構造図
に示したようにｐ型ＩｎＧａＡｓベース層４を露出させ
た。
【００２４】次いで、全面にＨｅイオン１３を加速エネ
ルギー５０ｋｅＶ、入射角９０度、打ち込み量１×１０
１３ｃｍ−２の条件で、室温にて打ち込んだ。この際、
ｐ型ＩｎＧａＡｓ外部ベース領域１１は導電型がｐ型の
ままで抵抗率は変化せず、ｎ型ＩｎＡｌＡｓ外部エミッ
タ領域１２は図４に示したように、抵抗率が１ＭΩｃｍ
にまで高抵抗化した。
ルギー５０ｋｅＶ、入射角９０度、打ち込み量１×１０
１３ｃｍ−２の条件で、室温にて打ち込んだ。この際、
ｐ型ＩｎＧａＡｓ外部ベース領域１１は導電型がｐ型の
ままで抵抗率は変化せず、ｎ型ＩｎＡｌＡｓ外部エミッ
タ領域１２は図４に示したように、抵抗率が１ＭΩｃｍ
にまで高抵抗化した。
【００２５】その後、Ｔｉ（膜厚５０ｎｍ）／Ｐｔ（膜
厚５０ｎｍ）／Ａｕ（膜厚２００ｎｍ）の積層膜からな
るベース電極９を、電子ビーム蒸着を用いたリフトオフ
法により形成した。ここで、Ｔｉ／Ｐｔ／Ａｕは、Ｔｉ
膜、Ｐｔ膜、Ａｕ膜が、Ｔｉ膜を最下部、Ａｕ膜を最上
部にして積層された構造を表わし、各膜の種類が異なっ
ても同様に表わす。
厚５０ｎｍ）／Ａｕ（膜厚２００ｎｍ）の積層膜からな
るベース電極９を、電子ビーム蒸着を用いたリフトオフ
法により形成した。ここで、Ｔｉ／Ｐｔ／Ａｕは、Ｔｉ
膜、Ｐｔ膜、Ａｕ膜が、Ｔｉ膜を最下部、Ａｕ膜を最上
部にして積層された構造を表わし、各膜の種類が異なっ
ても同様に表わす。
【００２６】次に、ホトリソグラフィーおよびリン酸、
過酸化水素、水の混合液を用いたウエットエッチングに
より、隣接するベース電極同士の間のｐ型ＩｎＧａＡｓ
外部ベース領域１１と高抵抗ＩｎＡｌＡｓ外部エミッタ
領域１２を図６に示したように除去し、ｎ型ＩｎＧａＡ
ｓサブエミッタ層２を露出させた。これにより、個々の
フィンガーのアイソレーションが行なわれる。
過酸化水素、水の混合液を用いたウエットエッチングに
より、隣接するベース電極同士の間のｐ型ＩｎＧａＡｓ
外部ベース領域１１と高抵抗ＩｎＡｌＡｓ外部エミッタ
領域１２を図６に示したように除去し、ｎ型ＩｎＧａＡ
ｓサブエミッタ層２を露出させた。これにより、個々の
フィンガーのアイソレーションが行なわれる。
【００２７】続いて、表面側の配線を行い（図示せ
ず）、表面をガラス基板に貼りつけた後に、半絶縁性Ｉ
ｎＰ基板１を８０μｍまで機械化学研磨(ＭＣＰ：Mecha
nical Chemical Polishing)により薄層化した。
ず）、表面をガラス基板に貼りつけた後に、半絶縁性Ｉ
ｎＰ基板１を８０μｍまで機械化学研磨(ＭＣＰ：Mecha
nical Chemical Polishing)により薄層化した。
【００２８】その後、ホトリソグラフィーおよび塩素プ
ラズマエッチングによりＨＢＴフィンガー列の下に放熱
兼エミッタ電極コンタクト孔を形成し、ＡｕＧｅ（膜厚
６０ｎｍ）／Ｎｉ（膜厚１０ｎｍ）／Ａｕ（膜厚３００
ｎｍ）からなるエミッタ電極１０を堆積して窒素雰囲気
中３５０℃にて１０分間アロイした。最後に、ガラス基
板から半絶縁性ＩｎＰ基板１を剥離し、図２に示すＩｎ
ＧａＡｓベースＣトップＨＢＴを完成した。
ラズマエッチングによりＨＢＴフィンガー列の下に放熱
兼エミッタ電極コンタクト孔を形成し、ＡｕＧｅ（膜厚
６０ｎｍ）／Ｎｉ（膜厚１０ｎｍ）／Ａｕ（膜厚３００
ｎｍ）からなるエミッタ電極１０を堆積して窒素雰囲気
中３５０℃にて１０分間アロイした。最後に、ガラス基
板から半絶縁性ＩｎＰ基板１を剥離し、図２に示すＩｎ
ＧａＡｓベースＣトップＨＢＴを完成した。
【００２９】本実施の形態例によれば、打ち込みイオン
であるＨｅを外部ベース領域ではチャネリングさせ、外
部エミッタ領域ではチャネリングさせないことにより、
外部ベースは低抵抗、外部エミッタは高抵抗とすること
ができ、ＩｎＧａＡｓベースＣトップＨＢＴを良好な特
性を有し、かつ、低コストで製造できる効果がある。
であるＨｅを外部ベース領域ではチャネリングさせ、外
部エミッタ領域ではチャネリングさせないことにより、
外部ベースは低抵抗、外部エミッタは高抵抗とすること
ができ、ＩｎＧａＡｓベースＣトップＨＢＴを良好な特
性を有し、かつ、低コストで製造できる効果がある。
【００３０】すなわち、本実施の形態例で説明した製造
方法により製造したＩｎＧａＡｓベースＣトップＨＢＴ
のエミッタ接地の周波数遮断特性ｆＴは約８０ＧＨｚが
得られ、従来のＥトップＧａＡｓベースＨＢＴの４０Ｇ
Ｈｚに対して良好な高周波特性を有し、しかもＧａＡｓ
基板に比べて高価なＩｎＰ基板を用いても、マルチフィ
ンガーの繰り返しピッチをＥトップＧａＡｓベースＨＢ
Ｔの１／３と小さくできるため、同等の低コストで製造
できる。
方法により製造したＩｎＧａＡｓベースＣトップＨＢＴ
のエミッタ接地の周波数遮断特性ｆＴは約８０ＧＨｚが
得られ、従来のＥトップＧａＡｓベースＨＢＴの４０Ｇ
Ｈｚに対して良好な高周波特性を有し、しかもＧａＡｓ
基板に比べて高価なＩｎＰ基板を用いても、マルチフィ
ンガーの繰り返しピッチをＥトップＧａＡｓベースＨＢ
Ｔの１／３と小さくできるため、同等の低コストで製造
できる。
【００３１】なお、本実施の形態例で示したＨｅイオン
の打ち込みエネルギー、入射角、打ち込み量は一例であ
り、図４で述べた範囲であれば本実施の形態例と同様に
外部ベース領域は低抵抗に、外部エミッタ領域を高抵抗
にできることは言うまでもない。
の打ち込みエネルギー、入射角、打ち込み量は一例であ
り、図４で述べた範囲であれば本実施の形態例と同様に
外部ベース領域は低抵抗に、外部エミッタ領域を高抵抗
にできることは言うまでもない。
【００３２】＜実施の形態例２＞前述した本発明に係る
半導体装置の製造方法を用いて製造したＣトップＩｎＧ
ａＡｓベースＨＢＴを有する電力増幅器用モノリシック
・マイクロ波集積回路（以下、ＭＭＩＣと記載）につい
て、図７を参照して説明する。
半導体装置の製造方法を用いて製造したＣトップＩｎＧ
ａＡｓベースＨＢＴを有する電力増幅器用モノリシック
・マイクロ波集積回路（以下、ＭＭＩＣと記載）につい
て、図７を参照して説明する。
【００３３】図７は、２段構成（３段以上の構成であっ
てもよい）の電力増幅器用ＭＭＩＣの回路図である。入
力パッド電極ＰＩＮに入力された信号は前段の増幅トラ
ンジスタＱ１のベースに入力され、トランジスタＱ１で
増幅された信号はコレクタに接続されたＣ２，Ｌ１，Ｃ
１からなるインピーダンス整合回路を介して出力段の増
幅トランジスタＱ２のベースに入力される。トランジス
タＱ２で増幅された出力信号は出力パッド電極ＰＯＵＴ
から取り出される。
てもよい）の電力増幅器用ＭＭＩＣの回路図である。入
力パッド電極ＰＩＮに入力された信号は前段の増幅トラ
ンジスタＱ１のベースに入力され、トランジスタＱ１で
増幅された信号はコレクタに接続されたＣ２，Ｌ１，Ｃ
１からなるインピーダンス整合回路を介して出力段の増
幅トランジスタＱ２のベースに入力される。トランジス
タＱ２で増幅された出力信号は出力パッド電極ＰＯＵＴ
から取り出される。
【００３４】なお、各増幅トランジスタＱ１，Ｑ２のコ
レクタバイアスを外部より調整できるように、コレクタ
バイアス端子用パッド電極ＰＣ１、ＰＣ２が設けられて
いる。また、増幅トランジスタＱ１，Ｑ２のベースバイ
アスを外部より調整できるように、コレクタが電源電圧
ＶＣＣに接続され、エミッタがバイアス抵抗Ｒ３，Ｒ４
の接続ノードＮ１、バイアス抵抗Ｒ７，Ｒ８の接続ノー
ドＮ２にそれぞれ接続されたバイアス調整用トランジス
Ｑ３,Ｑ４は、ベースを、それぞれ抵抗Ｒ１，Ｒ５を介
してベースバイアスパッド電極ＰＢＢに接続している。
トランジスタＱ３のベースバイアスは、ベースバイアス
パッド電極ＰＢＢに印加される電圧を、パッド電極Ｐ
ＢＢとグランド間に直列接続された抵抗Ｒ１と、ダイオ
ード列Ｓ１〜Ｓ４及び抵抗Ｒ２との分圧により与えられ
る。同様に、トランジスタＱ４のベースバイアスは、ベ
ースバイアスパッド電極ＰＢＢに印加される電圧を、パ
ッド電極ＰＢＢとグランド間に直列接続された抵抗Ｒ５
と、ダイオード列Ｓ５〜Ｓ８及び抵抗Ｒ６との分圧によ
り与えられる。
レクタバイアスを外部より調整できるように、コレクタ
バイアス端子用パッド電極ＰＣ１、ＰＣ２が設けられて
いる。また、増幅トランジスタＱ１，Ｑ２のベースバイ
アスを外部より調整できるように、コレクタが電源電圧
ＶＣＣに接続され、エミッタがバイアス抵抗Ｒ３，Ｒ４
の接続ノードＮ１、バイアス抵抗Ｒ７，Ｒ８の接続ノー
ドＮ２にそれぞれ接続されたバイアス調整用トランジス
Ｑ３,Ｑ４は、ベースを、それぞれ抵抗Ｒ１，Ｒ５を介
してベースバイアスパッド電極ＰＢＢに接続している。
トランジスタＱ３のベースバイアスは、ベースバイアス
パッド電極ＰＢＢに印加される電圧を、パッド電極Ｐ
ＢＢとグランド間に直列接続された抵抗Ｒ１と、ダイオ
ード列Ｓ１〜Ｓ４及び抵抗Ｒ２との分圧により与えられ
る。同様に、トランジスタＱ４のベースバイアスは、ベ
ースバイアスパッド電極ＰＢＢに印加される電圧を、パ
ッド電極ＰＢＢとグランド間に直列接続された抵抗Ｒ５
と、ダイオード列Ｓ５〜Ｓ８及び抵抗Ｒ６との分圧によ
り与えられる。
【００３５】本実施の形態例では、少なくとも図７に示
す電力増幅器を構成する回路部品、すなわちトランジス
タＱ１〜Ｑ４、ダイオードＳ１〜Ｓ８、キャパシタＣ
１，Ｃ２、抵抗Ｒ１〜Ｒ８およびインダクタＬ１の全て
を半絶縁性ＩｎＰ基板１上に形成してＭＭＩＣを作製し
た。ここで、トランジスタＱ１〜Ｑ４には実施の形態例
１で述べたＩｎＧａＡｓベースＣトップＨＢＴを使用し
ている。各トランジスタのＨＢＴフィンガ数は、増幅用
トランジスタＱ１，Ｑ２が多く、バイアス用トランジス
タＱ３，Ｑ４は少なくてよい。キャパシタは多層の金属
配線層と絶縁層で構成するＭＩＭ（Metal-Insulator-Me
tal）型キャパシタ、インダクタはスパイラルパターン
にした金属配線層、抵抗はＷＳｉＮまたはＮｉＣｒを用
いた。２段増幅器のＭＭＩＣサイズは、０．５ｍｍ×
０．５ｍｍであった。従来のＩｎＧａＡｓベースＥトッ
プＨＢＴを用いたＭＭＩＣサイズが１ｍｍ×１ｍｍ程度
であったことを考えると、ＭＭＩＣサイズは約１／４、
すなわちチップコストが約１／４に低減した。
す電力増幅器を構成する回路部品、すなわちトランジス
タＱ１〜Ｑ４、ダイオードＳ１〜Ｓ８、キャパシタＣ
１，Ｃ２、抵抗Ｒ１〜Ｒ８およびインダクタＬ１の全て
を半絶縁性ＩｎＰ基板１上に形成してＭＭＩＣを作製し
た。ここで、トランジスタＱ１〜Ｑ４には実施の形態例
１で述べたＩｎＧａＡｓベースＣトップＨＢＴを使用し
ている。各トランジスタのＨＢＴフィンガ数は、増幅用
トランジスタＱ１，Ｑ２が多く、バイアス用トランジス
タＱ３，Ｑ４は少なくてよい。キャパシタは多層の金属
配線層と絶縁層で構成するＭＩＭ（Metal-Insulator-Me
tal）型キャパシタ、インダクタはスパイラルパターン
にした金属配線層、抵抗はＷＳｉＮまたはＮｉＣｒを用
いた。２段増幅器のＭＭＩＣサイズは、０．５ｍｍ×
０．５ｍｍであった。従来のＩｎＧａＡｓベースＥトッ
プＨＢＴを用いたＭＭＩＣサイズが１ｍｍ×１ｍｍ程度
であったことを考えると、ＭＭＩＣサイズは約１／４、
すなわちチップコストが約１／４に低減した。
【００３６】したがって、本実施の形態例によれば、Ｉ
ｎＧａＡｓベースＣトップＨＢＴを用いたＭＭＩＣを、
移動体通信用電力増幅器において現在一般的に用いられ
ているＧａＡｓベースＨＢＴを用いたＭＭＩのＣコスト
と同等で製造できる効果がある。
ｎＧａＡｓベースＣトップＨＢＴを用いたＭＭＩＣを、
移動体通信用電力増幅器において現在一般的に用いられ
ているＧａＡｓベースＨＢＴを用いたＭＭＩのＣコスト
と同等で製造できる効果がある。
【００３７】＜実施の形態例３＞図８は、実施の形態例
２で述べたＩｎＧａＡｓベースＣトップＨＢＴを有する
ＭＭＩＣを用いて作製した移動体電力増幅器モジュール
の概略断面図である。パッケージには比誘電率が８の低
温焼成ガラスセラミックス基板を用いた。ＭＭＩＣサイ
ズが従来の１／４に縮小した結果、モジュールサイズは
４ｍｍ×４ｍｍと従来技術の６ｍｍ×６ｍｍに対して大
幅に小さくなっている。参照符号１０１は金属キャッ
プ、１０２は外部容量、外部インダクタ、外部抵抗等の
チップ部品である。１０３は電送線路であり、ＡｇとＰ
ｔの積層膜を厚膜スクリーン印刷により形成している。
１０５は実施の形態例２に示したＭＭＩＣであり、その
裏面はＡｇペーストによりグランド層１０８に電気的に
接続されている。ＭＭＩＣ１０５の表面に配置された入
力電極パッドＰＩＮ、出力電極パッドＰＯＵＴはワイヤ
ボンディング１０４によりチップ外へ引き出されてい
る。１０６はＭＭＩＣの裏面の熱を外部へ放熱するため
のサーマルビア、１０７および１０９はグランド層１０
８と同じグランド層である。１１０はＭＭＩＣ回路への
バイアス電源を供給するためのバイアス線路である。
２で述べたＩｎＧａＡｓベースＣトップＨＢＴを有する
ＭＭＩＣを用いて作製した移動体電力増幅器モジュール
の概略断面図である。パッケージには比誘電率が８の低
温焼成ガラスセラミックス基板を用いた。ＭＭＩＣサイ
ズが従来の１／４に縮小した結果、モジュールサイズは
４ｍｍ×４ｍｍと従来技術の６ｍｍ×６ｍｍに対して大
幅に小さくなっている。参照符号１０１は金属キャッ
プ、１０２は外部容量、外部インダクタ、外部抵抗等の
チップ部品である。１０３は電送線路であり、ＡｇとＰ
ｔの積層膜を厚膜スクリーン印刷により形成している。
１０５は実施の形態例２に示したＭＭＩＣであり、その
裏面はＡｇペーストによりグランド層１０８に電気的に
接続されている。ＭＭＩＣ１０５の表面に配置された入
力電極パッドＰＩＮ、出力電極パッドＰＯＵＴはワイヤ
ボンディング１０４によりチップ外へ引き出されてい
る。１０６はＭＭＩＣの裏面の熱を外部へ放熱するため
のサーマルビア、１０７および１０９はグランド層１０
８と同じグランド層である。１１０はＭＭＩＣ回路への
バイアス電源を供給するためのバイアス線路である。
【００３８】本実施の形態例の電力増幅器モジュール
を、移動体通信方式の中で第３世代標準方式であるＷ−
ＣＤＭＡ（Wideband-Code Division Multiple Acces
s）方式により評価した結果、電力変換効率が４８％
と、従来の４１％に対して大幅な向上が見られた。
を、移動体通信方式の中で第３世代標準方式であるＷ−
ＣＤＭＡ（Wideband-Code Division Multiple Acces
s）方式により評価した結果、電力変換効率が４８％
と、従来の４１％に対して大幅な向上が見られた。
【００３９】したがって、本実施の形態例によれば、実
施の形態例２で得られた高周波特性に優れた小型・低コ
ストＭＭＩＣを用いて、容積の小さな高効率移動体電力
増幅器モジュールを作製できる効果がある。
施の形態例２で得られた高周波特性に優れた小型・低コ
ストＭＭＩＣを用いて、容積の小さな高効率移動体電力
増幅器モジュールを作製できる効果がある。
【００４０】
【発明の効果】前述した実施の形態例から明らかなよう
に、本発明によれば、電力変換効率の高い移動体通信機
向け小型電力増幅器用半導体装置を低コストで製造でき
る効果がある。
に、本発明によれば、電力変換効率の高い移動体通信機
向け小型電力増幅器用半導体装置を低コストで製造でき
る効果がある。
【図１】ＣトップＨＢＴの基本構造を示す断面図。
【図２】本発明に係る半導体装置の製造方法を適用する
マルチフィンガータイプのＩｎＧａＡｓベースＣトップ
ＨＢＴの断面図。
マルチフィンガータイプのＩｎＧａＡｓベースＣトップ
ＨＢＴの断面図。
【図３】チャネリングイオン打ち込みを説明する断面模
式図。
式図。
【図４】チャネリングイオン打ち込みによるｐ型ＩｎＧ
ａＡｓ（白丸）およびｎ型ＩｎＡｌＡｓ（黒丸）の抵抗
率のイオン打ち込み量依存性を示す特性線図。
ａＡｓ（白丸）およびｎ型ＩｎＡｌＡｓ（黒丸）の抵抗
率のイオン打ち込み量依存性を示す特性線図。
【図５】本発明に係る半導体装置の製造方法を示す第１
の実施の形態例におけるＩｎＧａＡｓベースＣトップＨ
ＢＴのヘリウムイオン打ち込み工程での断面構造図。
の実施の形態例におけるＩｎＧａＡｓベースＣトップＨ
ＢＴのヘリウムイオン打ち込み工程での断面構造図。
【図６】図５に示した次の工程を示す断面構造図。
【図７】本発明に係る半導体装置の製造方法を用いて製
造したＣトップＩｎＧａＡｓベースＨＢＴを有する電力
増幅器用ＭＭＩＣの回路構成図。
造したＣトップＩｎＧａＡｓベースＨＢＴを有する電力
増幅器用ＭＭＩＣの回路構成図。
【図８】本発明に係る半導体装置の製造方法により製造
したＣトップＩｎＧａＡｓベースＨＢＴを有する電力増
幅器用ＭＭＩＣを用いた移動体電力増幅器モジュールの
概略断面図。
したＣトップＩｎＧａＡｓベースＨＢＴを有する電力増
幅器用ＭＭＩＣを用いた移動体電力増幅器モジュールの
概略断面図。
１…半導体基板、２…サブエミッタ層、３…エミッタ
層、４…ベース層、５…スペーサ、６…コレクタ層、７
…キャップ層、８…コレクタ電極、９…ベース電極、１
０…エミッタ電極、１１…ｐ型外部ベース層、１２…高
抵抗外部エミッタ領域、１３…Ｈｅイオン、１０１…金
属キャップ、１０２…チップ部品、１０３…伝送線路、
１０４…ボンディングワイヤ、１０５…モノリシック・
マイクロ波集積回路（ＭＭＩＣ）、１０６…サーマルビ
ア、１０７，１０８，１０９…グランド層、１１０…バ
イアス線路。
層、４…ベース層、５…スペーサ、６…コレクタ層、７
…キャップ層、８…コレクタ電極、９…ベース電極、１
０…エミッタ電極、１１…ｐ型外部ベース層、１２…高
抵抗外部エミッタ領域、１３…Ｈｅイオン、１０１…金
属キャップ、１０２…チップ部品、１０３…伝送線路、
１０４…ボンディングワイヤ、１０５…モノリシック・
マイクロ波集積回路（ＭＭＩＣ）、１０６…サーマルビ
ア、１０７，１０８，１０９…グランド層、１１０…バ
イアス線路。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 田上 知紀
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内
Ｆターム(参考） 5F003 BB04 BB06 BC08 BC09 BE08
BE90 BF06 BH18 BJ01 BJ12
BJ18 BJ20 BM02 BM03 BP22
BP23 BP32
5F082 BA24 BA26 BA28 BA31 BA35
BA47 BC11 BC13 BC14 BC15
CA02 CA03 EA09 EA23 FA11
Claims (4)
- 【請求項１】半導体基板上に該基板側から第１、第２、
第３の半導体層を順次形成する工程と、 前記第３の半導体層を所定の形状に加工する工程と、 前記第２の半導体層のうち前記第３の半導体層により被
覆されない領域に、前記第３の半導体層表面に垂直また
は垂直からの偏差３度以内の角度でイオンを打ち込む工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記第１、第２、第３の半導体層は、それ
ぞれコレクタトップヘテロ接合バイポーラトランジスタ
のエミッタ層、ベース層、コレクタ層であることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】前記半導体基板、エミッタ層、ベース層
は、それぞれＩｎＰ、ＩｎＡｌＡｓ、ＩｎＧａＡｓであ
ることを特徴とする請求項１または請求項２に記載の半
導体装置の製造方法。 - 【請求項４】前記イオンはＨｅイオンであって、打ち込
みエネルギーが５０ｋｅＶ以上２００ｋｅＶ以下、打ち
込み量が５×１０１２ｃｍ−２以上２×１０１３ｃｍ
−２以下の範囲であることを特徴とする請求項１〜３の
いずれかに記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085492A JP2003282582A (ja) | 2002-03-26 | 2002-03-26 | 半導体装置の製造方法 |
| TW092103659A TW591721B (en) | 2002-03-26 | 2003-02-21 | Method of manufacturing semiconductor device |
| KR10-2003-0011347A KR20030077956A (ko) | 2002-03-26 | 2003-02-24 | 반도체 장치의 제조 방법 |
| US10/372,774 US6881639B2 (en) | 2002-03-26 | 2003-02-26 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085492A JP2003282582A (ja) | 2002-03-26 | 2002-03-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282582A true JP2003282582A (ja) | 2003-10-03 |
Family
ID=28449253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002085492A Withdrawn JP2003282582A (ja) | 2002-03-26 | 2002-03-26 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6881639B2 (ja) |
| JP (1) | JP2003282582A (ja) |
| KR (1) | KR20030077956A (ja) |
| TW (1) | TW591721B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999062399A1 (en) * | 1998-06-03 | 1999-12-09 | Masimo Corporation | Stereo pulse oximeter |
| JP4216634B2 (ja) * | 2003-04-23 | 2009-01-28 | 株式会社日立製作所 | 半導体装置 |
| SE526360C2 (sv) * | 2004-01-09 | 2005-08-30 | Infineon Technologies Ag | Monolitiskt integrerad krets |
| WO2006011073A1 (en) * | 2004-07-20 | 2006-02-02 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing the same |
| US7645659B2 (en) * | 2005-11-30 | 2010-01-12 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| US7531851B1 (en) * | 2007-02-28 | 2009-05-12 | Hrl Laboratories, Llc | Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same |
| US7910447B1 (en) * | 2007-05-15 | 2011-03-22 | National Semiconductor Corporation | System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter |
| JP2010199558A (ja) * | 2009-01-27 | 2010-09-09 | Panasonic Corp | 半導体装置およびその製造方法 |
| US8847187B2 (en) * | 2012-12-03 | 2014-09-30 | Intermolecular, Inc. | Method of forming anneal-resistant embedded resistor for non-volatile memory application |
| JP2020053927A (ja) * | 2018-09-28 | 2020-04-02 | 株式会社村田製作所 | 電力増幅器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109750A (ja) * | 1991-10-15 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP3262056B2 (ja) * | 1997-12-22 | 2002-03-04 | 日本電気株式会社 | バイポーラトランジスタとその製造方法 |
| FR2803102B1 (fr) * | 1999-12-23 | 2002-03-22 | Thomson Csf | Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation |
| US20030042503A1 (en) * | 2001-06-18 | 2003-03-06 | Quesnell Hartmann | Transistor with intentionally tensile mismatched base layer |
-
2002
- 2002-03-26 JP JP2002085492A patent/JP2003282582A/ja not_active Withdrawn
-
2003
- 2003-02-21 TW TW092103659A patent/TW591721B/zh not_active IP Right Cessation
- 2003-02-24 KR KR10-2003-0011347A patent/KR20030077956A/ko not_active Application Discontinuation
- 2003-02-26 US US10/372,774 patent/US6881639B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030077956A (ko) | 2003-10-04 |
| TW591721B (en) | 2004-06-11 |
| TW200305230A (en) | 2003-10-16 |
| US20030186509A1 (en) | 2003-10-02 |
| US6881639B2 (en) | 2005-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4056226B2 (ja) | 半導体装置 | |
| US6844575B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| JP4977313B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20070096151A1 (en) | Bipolar transistor and method for fabricating the same | |
| JP4216634B2 (ja) | 半導体装置 | |
| US6943387B2 (en) | Semiconductor device, manufacturing thereof and power amplifier module | |
| US6696711B2 (en) | Semiconductor device and power amplifier using the same | |
| US20060138459A1 (en) | Semiconductor device, manufacturing method of the same and electronic device | |
| JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| JP2000260784A (ja) | へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法 | |
| JP2003282582A (ja) | 半導体装置の製造方法 | |
| US6825508B2 (en) | Heterojunction bipolar transistor and production process therefor | |
| US6127716A (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| Yanagihara et al. | 253-GHz f/sub max/AlGaAs/GaAs HBT with Ni/Ti/Pt/Ti/Pt-contact and L-shaped base electrode | |
| JP5543936B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 | |
| US20220130960A1 (en) | Heterojuction bipolar transistor | |
| US6777301B2 (en) | Method of producing hetero-junction bipolar transistor | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| Chau et al. | High-power high-efficiency X-band AlGaAs/GaAs heterojunction bipolar transistors with undercut collectors | |
| JP2004111941A (ja) | バイポーラトランジスタ及びその製造方法 | |
| CN117476754A (zh) | 异质结双极型晶体管及其形成方法 | |
| Rezazadeh et al. | Reliability investigation of implanted microwave InGaP/GaAs HBTs | |
| Lai et al. | Production InP MMICs for low cost, high performance applications | |
| JP2005101402A (ja) | 半導体装置およびその製造方法 | |
| JPH098052A (ja) | バイポ−ラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |