CN117476754A - 异质结双极型晶体管及其形成方法 - Google Patents
异质结双极型晶体管及其形成方法 Download PDFInfo
- Publication number
- CN117476754A CN117476754A CN202311570206.3A CN202311570206A CN117476754A CN 117476754 A CN117476754 A CN 117476754A CN 202311570206 A CN202311570206 A CN 202311570206A CN 117476754 A CN117476754 A CN 117476754A
- Authority
- CN
- China
- Prior art keywords
- layer
- base
- collector
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 239000000463 material Substances 0.000 claims description 158
- 238000005530 etching Methods 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- -1 helium ions Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
Abstract
一种异质结双极型晶体管及其形成方法，结构包括：衬底；位于衬底上的第一集电层；位于第一集电层上的第一基层；位于第一基层上的发射层；位于发射层上的第二基层；位于第二基层上的第二集电层。第一集电层、第一基层和发射层构成一个三极管，第二集电层、第二基层和发射层也构成一个三极管，在垂直于衬底表面的方向上有两个三极管，异质结双极型晶体管的电流放大系数得到提升。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种异质结双极型晶体管及其形成方法。
背景技术
砷化镓异质结双极型晶体管(GaAs Heterojunction Bipolar Transistors)是一种常用的功率放大器件，具有高频特性、高工作效率及线性度好的优点。
异质结晶体管由三部分掺杂程度不同的半导体制成，它的发射区和基区使用两种不同的半导体材料，这样发射结就形成了一个异质结，异质结晶体管比一般双极型晶体管具有更好的高频信号和基区发射效率，异质结双极型晶体管的特点是发射区用宽带隙材料，而基区用窄带隙材料，能大大提高发射结的载流子注入效率，降低基区串联电阻，广泛应用于微波毫米波、高速数字电路、模/数转换器、光通信及移动通信等领域。
然而，现有的异质结双极型晶体管的性能还有待改善。
发明内容
本发明解决的技术问题是提供一种异质结双极型晶体管及其形成方法，以提升异质结双极型晶体管的性能。
为解决上述技术问题，本发明技术方案提供一种异质结双极型晶体管，包括：衬底；位于衬底上的第一集电层；位于第一集电层上的第一基层；位于第一基层上的发射层；位于发射层上的第二基层；位于第二基层上的第二集电层。
可选的，所述第一集电层在衬底上的投影面积、所述第一基层在衬底上的投影面积、所述发射层在衬底上的投影面积、所述第二基层在衬底上的投影面积、所述第二集电层在衬底上的投影面积沿远离衬底表面的方向上逐渐减小。
可选的，所述第一基层和第二基层的厚度相同。
可选的，所述第一基层和第二基层的材料相同。
可选的，所述第一集电层和第二集电层的厚度相同。
可选的，所述第一集电层和第二集电层的材料相同。
可选的，还包括：位于所述第一集电层表面的第一集电极层,所述第一集电极层与所述第一基层之间具有间距；位于所述第一基层表面的第一基电极层,所述第一基电极层与所述发射层之间具有间距；位于所述发射层表面的发射电极层,所述发射电极层与所述第二基层之间具有间距；位于所述第二基层表面的第二基电极层,所述第二基电极层与所述第二集电层之间具有间距；位于第二集电层表面的第二集电极层。
相应地，本发明技术方案还提供一种异质结双极型晶体管的形成方法，包括：提供衬底；在衬底上形成依次堆叠的第一集电层、第一基层、发射层、第二基层和第二集电层。
可选的，形成依次堆叠的第一集电层、第一基层、发射层、第二基层和第二集电层包括：在衬底上依次形成第一集电材料层、第一基层材料层、发射材料层、第二基层材料层和第二集电材料层；刻蚀所述第二集电材料层，在第二基层材料层上形成第二集电层；刻蚀所述第二基层材料层，在发射材料层上形成第二基层，所述第二集电层暴露出第二基层的部分表面；刻蚀所述发射材料层，在第一基层材料层上形成发射层，所述第二基层暴露出发射层的部分表面；刻蚀所述第一基层材料层，在第一集电材料层上形成第一基层，所述发射层暴露出第一基层的部分表面，所述第一基层暴露出所述第一集电材料层的部分表面。
可选的，还包括：在所述第二集电层表面形成第二集电极层。
可选的，还包括：在所述第二基层表面形成第二基电极层,所述第二基电极层与所述第二集电层之间具有间距。
可选的，还包括：在所述发射层表面形成发射电极层,所述发射电极层与所述第二基层之间具有间距。
可选的，还包括：在所述第一基层表面形成第一基电极层,所述第一基电极层与所述发射层之间具有间距。
可选的，所述衬底包括器件区和隔离区，所述方法还包括：对所述第一集电材料层和所述衬底进行离子注入，以在所述隔离区形成隔离结构，并在器件区上形成第一集电层，所述第一基层暴露出所述第一集电层的部分表面。
可选的，所述第一集电层在衬底上的投影面积、所述第一基层在衬底上的投影面积、所述发射层在衬底上的投影面积、所述第二基层在衬底上的投影面积、所述第二集电层在衬底上的投影面积沿远离衬底表面的方向上逐渐减小。
可选的，还包括：在第一集电材料层表面形成第一集电极层,所述第一集电极层与所述第一基层之间具有间距。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的异质结双极型晶体管，所述第一集电层、第一基层和发射层构成一个三极管，所述第二集电层、第二基层和发射层也构成一个三极管，在垂直于衬底表面的方向上有两个三极管，从而所述异质结双极型晶体管能够在较小面积内具有更大的电流放大系数，提升了器件的集成度。
进一步，所述第一基层和第二基层的厚度和材料相同，所述第一集电层和第二集电层的厚度和材料相同，能够有利于简化生长晶圆外延的工艺，又可以保证两个NPN三极管的结构环境一致；同时，使得两个三极管的导通电压一致，方便进行电路设计，可以对第一基层和第二基层设置相同偏置电流以及方便对第一集电层和第二集电层施加相同的电压。
附图说明
图1至图12是本发明实施例中异质结双极型晶体管的形成过程的结构示意图。
具体实施方式
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图12是本发明实施例中异质结双极型晶体管的形成过程的结构示意图。
请参考图1，提供衬底200，所述衬底200包括器件区I和隔离区II，所述器件区I用于形成异质结双极型晶体管，所述隔离区II用于对器件区I进行电隔离。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、III-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，III-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请继续参考图1，在衬底200上依次形成第一集电材料层202、第一基层材料层203、发射材料层204、第二基层材料层205和第二集电材料层206。
所述第一集电材料层202用于后续形成第一集电层，所述第一基层材料层203用于后续形成第一基层，所述第二基层材料层205用于后续形成第二基层，所述发射材料层204用于后续形成发射层，所述第二集电材料层206用于后续形成第二集电层。
在本实施例中，所述第一基层材料层203和第二基层材料层205的厚度相同；所述第一基层材料层203和第二基层材料层205的材料相同。
在本实施例中，所述第一基层材料层203和第二基层材料层205的材料包括：P型的砷化镓。所述第一基层材料层203和第二基层材料层205的材料内的掺杂离子浓度相同。
在本实施例中，所述第一基层材料层203和第二基层材料层205的材料内的离子浓度范围为1E19每立方厘米至4E19每立方厘米。
在本实施例中，所述第一基层材料层203和第二基层材料层205的厚度范围为：400埃至1200埃。
在本实施例中，所述第一集电材料层202和第二集电材料层206的厚度相同；所述第一集电材料层202和第二集电材料层206的材料相同。
在本实施例中，所述第一集电材料层202和第二集电材料层206的材料包括N型的砷化镓。所述第一集电材料层202和第二集电材料层206的材料内的掺杂离子浓度相同。
在本实施例中，所述第一集电材料层202和第二集电材料层206的离子浓度范围为0.5E16每立方厘米至3E16每立方厘米。
在本实施例中，所述第一集电材料层202和第二集电材料层206的厚度范围为：5000埃至12000埃。
在本实施例中，所述发射材料层204的材料包括N型的磷镓铟或砷镓铝。
在本实施例中，所述发射材料层204的离子浓度范围为2E17每立方厘米至5E17每立方厘米。
在本实施例中，所述发射材料层204的厚度范围为：1600埃至2500埃。
形成所述第一集电材料层202、第一基层材料层203、发射材料层204、第二基层材料层205和第二集电材料层206的工艺包括外延工艺。
在本实施例中，还包括：形成位于衬底200和第一集电材料层202之间的缓冲层201。所述缓冲层201的材料包括砷化镓，以对后续在衬底200上形成的多层外延层进行缓冲，避免多层外延层应力较大与衬底200应力不匹配。
请参考图2，刻蚀所述第二集电材料层206，在器件区I的第二基层材料层205上形成第二集电层207。
刻蚀所述第二集电材料层206的方法包括：在第二集电材料层206上形成图形化的掩膜层(未图示)，所述图形化的掩膜层暴露出部分所述第二集电材料层206表面；以所述图形化的掩膜层为掩膜刻蚀所述第二集电材料层206，直至暴露出所述第二基层材料层205，在器件区I的第二基层材料层205上形成第二集电层207。
刻蚀所述第二集电材料层206的工艺包括干法刻蚀工艺。
请继续参考图2，在所述第二集电层207表面形成第二集电极层208。
所述第二集电极层208包括多层金属结构，所述多层金属结构包括：在垂直于衬底方向上依次堆叠的若干金属层。
形成所述第二集电极层208的工艺包括蒸镀工艺。
所述金属层的材料包括铂、钛、铜或金。
请参考图3，刻蚀所述第二基层材料层205，在器件区I的发射材料层204上形成第二基层209，所述第二集电层207暴露出部分所述第二基层209表面。
刻蚀所述第二基层材料层205的方法包括：在第二基层材料层205上和第二集电层207上形成图形化的掩膜层(未图示)，所述图形化的掩膜层暴露出部分所述第二基层材料层205表面；以所述图形化的掩膜层为掩膜刻蚀所述第二基层材料层205，直至暴露出所述发射材料层204，在器件区I的发射材料层204上形成第二基层209。
刻蚀所述第二基层材料层205的工艺包括干法刻蚀工艺。
请参考图4，在所述第二集电层207暴露出的部分第二基层209表面形成第二基电极层210，所述第二基电极层210与所述第二集电层207之间具有间距。
所述第二基电极层210包括多层金属结构，所述多层金属结构包括：在垂直于衬底方向上依次堆叠的若干金属层。
形成所述第二基电极层210的工艺包括蒸镀工艺。
所述金属层的材料包括铂、钛、铜或金。
所述第二基电极层210与所述第二集电层207之间具有间距，以避免所述第二基电极层210与所述第二集电层207相接触发生短路的问题。
在本实施例中，所述第二基电极层210与所述第二集电层207之间的间距范围为大于或等于0.6微米，避免所述第二基电极层210与所述第二集电层207相接触或间距太小容易发生短路导致器件烧毁的问题。
请参考图5，刻蚀所述发射材料层204，在器件区I的第一基层材料层203上形成发射层211，所述第二基层209暴露出部分所述发射层211表面。
刻蚀所述发射材料层204的方法包括：在发射材料层204上、第二基电极层210上、第二基层209上、第二集电层207上和第二集电极层208上形成图形化的掩膜层(未图示)，所述图形化的掩膜层暴露出部分所述发射材料层204表面；以所述图形化的掩膜层为掩膜刻蚀所述发射材料层204，直至暴露出所述第一基层材料层203，在器件区I的第一基层材料层203上形成发射层211。
刻蚀所述发射材料层204的工艺包括干法刻蚀工艺。
请参考图6，在所述第二基层209暴露出的部分所述发射层211表面形成发射电极层212，所述发射电极层212与所述第二基层209之间具有间距。
所述发射电极层212包括多层金属结构，所述多层金属结构包括：在垂直于衬底方向上依次堆叠的若干金属层。
形成所述发射电极层212的工艺包括蒸镀工艺。
所述金属层的材料包括铂、钛、铜或金。
所述发射电极层212与所述第二基层209之间具有间距，以避免所述发射电极层212与所述第二基层209相接触发生短路的问题。
在本实施例中，所述发射电极层212与所述第二基层209之间的间距范围为大于或等于0.2微米，以避免所述发射电极层212与所述第二基层209相接触或间距太小容易发生短路导致器件烧毁的问题。
请参考图7，刻蚀所述第一基层材料层203，在器件区I的第一集电材料层202上形成第一基层213，所述发射层211暴露部分所述第一基层213表面，所述第一基层213暴露出部分所述第一集电材料层202表面。
刻蚀所述第一基层材料层203的方法包括：在第一基层材料层203上、发射电极层212上、发射层211上、第二基层209上、第二基电极层210上、第二集电层207上和第二集电极层208上形成图形化的掩膜层(未图示)，所述图形化的掩膜层暴露出部分所述第一基层材料层203表面；以所述图形化的掩膜层为掩膜刻蚀所述第一基层材料层203，直至暴露出所述第一集电材料层202，在器件区I的第一集电材料层202上形成第一基层213。
刻蚀所述第一基层材料层203的工艺包括干法刻蚀工艺。
请参考图8，在所述发射层211暴露出的部分所述第一基层213表面形成第一基电极层214，所述第一基电极层214与所述发射层211之间具有间距。
所述第一基电极层214包括多层金属结构，所述多层金属结构包括：在垂直于衬底方向上依次堆叠的若干金属层。
形成所述第一基电极层214的工艺包括蒸镀工艺。
所述金属层的材料包括铂、钛、铜或金。
所述第一基电极层214与所述发射层211之间具有间距，以避免所述第一基电极层214与所述发射层211相接触发生短路的问题。
在本实施例中，所述第一基电极层214与所述发射层211之间的间距范围为大于或等于0.6微米，以避免所述第一基电极层214与所述发射层211相接触或间距太小容易发生短路导致器件烧毁的问题。
请参考图9，在所述第一基层213暴露出的器件区I上的第一集电材料层202表面形成第一集电极层215，所述第一集电极层215与所述第一基层213之间具有间距。
所述第一集电极层215包括多层金属结构，所述多层金属结构包括：在垂直于衬底方向上依次堆叠的若干金属层。
形成所述第一集电极层215的工艺包括蒸镀工艺。
所述金属层的材料包括铂、钛、铜或金。
所述第一集电极层215与所述第一基层213之间具有间距，以避免所述第一集电极层215与所述第一基层213相接触发生短路的问题。
在本实施例中，所述第一集电极层215与所述第一基层213之间的间距范围为大于或等于1.5微米，以避免所述第一集电极层215与所述第一基层213相接触或间距太小容易发生短路导致器件烧毁的问题。
请参考图10和图11，图11为图10的俯视图，图10为图11中沿剖面线AA1方向的结构示意图，对隔离区II的衬底200和所述第一集电材料层202进行离子注入，形成隔离结构230，以对器件区I的结构进行电隔离，并在器件区I上形成第一集电层217，所述第一基层213暴露出所述第一集电层217的部分表面。
在本实施例中，进行离子注入的离子包括氦离子。
在本实施例中，先在器件区I上的第一集电材料层202表面形成第一集电极层215，再对隔离区II的衬底200和所述第一集电材料层202进行离子注入。所述离子注入的位置精度较低，先在器件区I上的第一集电材料层202表面形成第一集电极层215以保证所述第一集电极层215与所述第一集电材料层202具有较好的接触，以减少所述离子注入到器件区I时导致第一集电极层215与所述第一集电材料层202接触效果较差从而具有较大接触电阻的情况；此外，在离子注入时，所述第一集电极层215还能够保护第一集电极层215底部的第一集电材料层202，以免受到离子注入工艺的损伤。
在其他实施例中，能够先对隔离区II的衬底和所述第一集电材料层进行离子注入，再在器件区I上的第一集电层表面形成第一集电极层。
在本实施例中，所述第一集电极层215、所述第一基电极层214、所述发射电极层212、所述第二基电极层210和所述第二集电极层208在形成所述第一集电层217、第一基层213、发射层211、第二基层209和第二集电层207的工艺步骤中穿插形成。
在其他实施例中，所述第一集电极层、所述第一基电极层、所述发射电极层、所述第二基电极层和所述第二集电极层能够在形成所述第一集电层、第一基层、发射层、第二基层和第二集电层之后同步形成，此时，所述第一集电极层、所述第一基电极层、所述发射电极层、所述第二基电极层的材料和结构相同。
在本实施例中，所述第一集电层217在衬底200上的投影面积、所述第一基层213在衬底200上的投影面积、所述发射层211在衬底200上的投影面积、所述第二基层209在衬底200上的投影面积、所述第二集电层207在衬底200上的投影面积沿远离衬底200的方向上逐渐减小；且所述第一集电层217、第一基层213、发射层211、第二基层209和第二集电层207中的相邻两层结构中，上层结构在衬底200上的投影范围位于下层结构在衬底200上的投影范围内，即所述第一基层213在衬底200上的投影范围位于所述第一集电层217在衬底200上的投影范围内，所述发射层211在衬底200上的投影范围位于所述第一基层213在衬底200上的投影范围内，所述第二基层209在衬底200上的投影范围位于所述发射层211在衬底200上的投影范围内，所述第二集电层207在衬底200上的投影范围位于所述第二基层209在衬底200上的投影范围内，以便为第一集电极层215、第一基电极层214、发射电极层212、第二基电极层210和第二集电极层208的形成留有足够空间。
在本实施例中，图中示意的所述第一集电极层215、所述第一基电极层214、所述发射电极层212、所述第二基电极层210和所述第二集电极层208都形成于第一集电层217、第一基层213、发射层211、第二基层209和第二集电层207的同一侧。所述第一集电极层215、所述第一基电极层214、所述发射电极层212、所述第二基电极层210和所述第二集电极层208的形状为矩形，在远离所述衬底200表面的方向上，所述第一集电极层215、所述第一基电极层214、所述发射电极层212、所述第二基电极层210和所述第二集电极层208面积逐渐减小，以获得较大的接触面积。
在其他实施例中，所述第一集电极层、所述第一基电极层、所述发射电极层、所述第二基电极层和所述第二集电极层不形成于同一侧，形成位置可根据需求进行调整；所述第一集电极层、所述第一基电极层、所述发射电极层、所述第二基电极层和所述第二集电极层的形状还可以为其他形状，例如椭圆形或其他需要的不规则形状；所述第一集电极层、所述第一基电极层、所述发射电极层、所述第二基电极层和所述第二集电极层的面积可根据需求进行调整。
所述异质结双极型晶体管包括：第一集电层217、位于第一集电层217上的第一基层213、位于第一基层213上的发射层211、位于发射层211上的第二基层209以及位于第二基层209上的第二集电层207，所述第一集电层217、第一基层213和发射层211构成一个NPN三极管，所述第二集电层207、第二基层209和发射层211也构成一个NPN三极管，在垂直于衬底200表面的方向上有两个NPN三极管，从而所述异质结双极型晶体管能够在较小面积内具有更大的电流放大系数，提升了器件的集成度。
在本实施例中，所述第一基层213和第二基层209的厚度相同，所述第一基层213和第二基层209的材料相同；所述第一集电层217和第二集电层207的厚度相同，所述第一集电层217和第二集电层207的材料相同。
所述第一基层213和第二基层209的厚度和材料相同，所述第一集电层217和第二集电层207的厚度和材料相同，能够有利于简化生长晶圆外延的工艺，又可以保证两个NPN三极管的结构环境一致；同时，使得两个三极管的导通电压一致，方便进行电路设计，可以对第一基层213和第二基层209设置相同的偏置电流以及方便对第一集电层217和第二集电层207施加相同的电压。
在其他实施例中，所述第一基层和第二基层的厚度和材料不相同，所述第一集电层和第二集电层的厚度和材料不相同。
请参考图12，在衬底200上形成介质层216，所述第一集电极层215、所述第一基电极层214、所述发射电极层212、所述第二基电极层210和所述第二集电极层208位于所述介质层216内，所述介质层216的顶部表面高于或齐平于所述第二集电极层208顶部表面。
在本实施例中，所述介质层216还位于所述第一集电极层215与所述第一基层213之间、所述第一基电极层214与所述发射层211之间、所述发射电极层212与所述第二基层209之间以及所述第二基电极层210与所述第二集电层207之间，以进行电隔离。
所述介质层216的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述介质层216的材料包括氧化硅。
在其他实施例中，还包括：在所述介质层内形成若干分别与所述第一集电极层、所述第一基电极层、所述发射电极层、所述第二基电极层和所述第二集电极层电连接的金属插塞，所述金属插塞用于与外部电路电连接，以通过第一集电极层对第一集电层施加电压进行控制，以通过第一基电极层对第一基层施加电压进行控制，以通过发射电极层对发射层施加电压进行控制，以通过第二基电极层对第二基层施加电压进行控制，以通过第二集电极层对第二集电层施加电压进行控制。
相应地，本发明实施例还提供一种异质结双极型晶体管，请继续参考图10，包括：
衬底200；
位于衬底200上的第一集电层217；
位于第一集电层217上的第一基层213；
位于第一基层213上的发射层211；
位于发射层211上的第二基层209；
位于第二基层209上的第二集电层207。
在本实施例中，所述第一集电层217在衬底200上的投影面积、所述第一基层213在衬底200上的投影面积、所述发射层211在衬底200上的投影面积、所述第二基层209在衬底200上的投影面积、所述第二集电层207在衬底200上的投影面积沿远离衬底200的方向上逐渐减小。
在本实施例中，所述第一基层213和第二基层209的厚度相同。
在本实施例中，所述第一基层213和第二基层209的材料相同。
在本实施例中，所述第一集电层217和第二集电层207的厚度相同。
在本实施例中，所述第一集电层217和第二集电层207的材料相同。
在本实施例中，还包括：位于所述第一集电层217表面的第一集电极层215，所述第一集电极层215与所述第一基层213之间具有间距；位于所述第一基层213表面的第一基电极层214，所述第一基电极层214与所述发射层211之间具有间距；位于所述发射层211表面的发射电极层212，所述发射电极层212与所述第二基层209之间具有间距；位于所述第二基层209表面的第二基电极层210，所述第二基电极层210与所述第二集电层207之间具有间距；位于第二集电层207表面的第二集电极层208。
在本实施例中，还包括：位于衬底200上的介质层216，所述第一集电极层215、所述第一基电极层214、所述发射电极层212、所述第二基电极层210和所述第二集电极层208位于所述介质层216内，所述介质层216的顶部表面高于或齐平于所述第二集电极层208顶部表面。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种异质结双极型晶体管，其特征在于，包括：
衬底；
位于衬底上的第一集电层；
位于第一集电层上的第一基层；
位于第一基层上的发射层；
位于发射层上的第二基层；
以及位于第二基层上的第二集电层。
2.如权利要求1所述的异质结双极型晶体管，其特征在于，所述第一集电层在衬底上的投影面积、所述第一基层在衬底上的投影面积、所述发射层在衬底上的投影面积、所述第二基层在衬底上的投影面积、所述第二集电层在衬底上的投影面积沿远离衬底表面的方向上逐渐减小。
3.如权利要求1所述的异质结双极型晶体管，其特征在于，所述第一基层和第二基层的厚度相同。
4.如权利要求1所述的异质结双极型晶体管，其特征在于，所述第一基层第二基层的材料相同。
5.如权利要求1所述的异质结双极型晶体管，其特征在于，所述第一集电层和第二集电层的厚度相同。
6.如权利要求1所述的异质结双极型晶体管，其特征在于，所述第一集电层和第二集电层的材料相同。
7.如权利要求1所述的异质结双极型晶体管，其特征在于，还包括：位于所述第一集电层表面的第一集电极层,所述第一集电极层与所述第一基层之间具有间距；位于所述第一基层表面的第一基电极层,所述第一基电极层与所述发射层之间具有间距；位于所述发射层表面的发射电极层,所述发射电极层与所述第二基层之间具有间距；位于所述第二基层表面的第二基电极层,所述第二基电极层与所述第二集电层之间具有间距；位于第二集电层表面的第二集电极层。
8.一种异质结双极型晶体管的形成方法，其特征在于，包括：
提供衬底；
在衬底上形成依次堆叠的第一集电层、第一基层、发射层、第二基层和第二集电层。
9.如权利要求8所述的异质结双极型晶体管的形成方法，其特征在于，形成依次堆叠的第一集电层、第一基层、发射层、第二基层和第二集电层包括：在所述衬底上依次形成第一集电材料层、第一基层材料层、发射材料层、第二基层材料层和第二集电材料层；刻蚀所述第二集电材料层，在第二基层材料层上形成第二集电层；刻蚀所述第二基层材料层，在发射材料层上形成第二基层，所述第二集电层暴露出第二基层的部分表面；刻蚀所述发射材料层，在第一基层材料层上形成发射层，所述第二基层暴露出发射层的部分表面；刻蚀所述第一基层材料层，在第一集电材料层上形成第一基层，所述发射层暴露出第一基层的部分表面，所述第一基层暴露出所述第一集电材料层的部分表面。
10.如权利要求8所述的异质结双极型晶体管的形成方法，其特征在于，还包括：在所述第二集电层表面形成第二集电极层。
11.如权利要求8所述的异质结双极型晶体管的形成方法，其特征在于，还包括：在所述第二基层表面形成第二基电极层,所述第二基电极层与所述第二集电层之间具有间距。
12.如权利要求8所述的异质结双极型晶体管的形成方法，其特征在于，还包括：在所述发射层表面形成发射电极层,所述发射电极层与所述第二基层之间具有间距。
13.如权利要求8所述的异质结双极型晶体管的形成方法，其特征在于，还包括：在所述第一基层表面形成第一基电极层,所述第一基电极层与所述发射层之间具有间距。
14.如权利要求9所述的异质结双极型晶体管的形成方法，其特征在于，所述衬底包括器件区和隔离区，所述方法还包括：对所述第一集电材料层和所述衬底进行离子注入，以在所述隔离区形成隔离结构，并在器件区上形成第一集电层，所述第一基层暴露出所述第一集电层的部分表面。
15.如权利要求8所述的异质结双极型晶体管的形成方法，其特征在于，所述第一集电层在衬底上的投影面积、所述第一基层在衬底上的投影面积、所述发射层在衬底上的投影面积、所述第二基层在衬底上的投影面积、所述第二集电层在衬底上的投影面积沿远离衬底表面的方向上逐渐减小。
16.如权利要求9所述的异质结双极型晶体管的形成方法，其特征在于，还包括：在所述第一集电材料层表面形成第一集电极层,所述第一集电极层与所述第一基层之间具有间距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311570206.3A CN117476754A (zh) | 2023-11-22 | 2023-11-22 | 异质结双极型晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311570206.3A CN117476754A (zh) | 2023-11-22 | 2023-11-22 | 异质结双极型晶体管及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117476754A true CN117476754A (zh) | 2024-01-30 |
Family
ID=89637907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311570206.3A Pending CN117476754A (zh) | 2023-11-22 | 2023-11-22 | 异质结双极型晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117476754A (zh) |
-
2023
- 2023-11-22 CN CN202311570206.3A patent/CN117476754A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541346B2 (en) | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process | |
| US5729033A (en) | Fully self-aligned submicron heterojunction bipolar transistor | |
| US6461927B1 (en) | Semiconductor device and method of producing the same | |
| US4939562A (en) | Heterojunction bipolar transistors and method of manufacture | |
| US20060138459A1 (en) | Semiconductor device, manufacturing method of the same and electronic device | |
| JP2002319589A (ja) | 半導体装置およびこれを用いた電力増幅器 | |
| US5631173A (en) | Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter | |
| US6825508B2 (en) | Heterojunction bipolar transistor and production process therefor | |
| US4775882A (en) | Lateral bipolar transistor | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| US7397109B2 (en) | Method for integration of three bipolar transistors in a semiconductor body, multilayer component, and semiconductor arrangement | |
| US6495869B2 (en) | Method of manufacturing a double-heterojunction bipolar transistor on III-V material | |
| KR20030077956A (ko) | 반도체 장치의 제조 방법 | |
| US5606195A (en) | High-voltage bipolar transistor utilizing field-terminated bond-pad electrodes | |
| CN117476754A (zh) | 异质结双极型晶体管及其形成方法 | |
| Yu et al. | Ultra high-speed InP-InGaAs SHBTs with f max of 478 GHz | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| EP0472262B1 (en) | Heterojunction bipolar transistor | |
| CN116314304B (zh) | 异质结双极型晶体管及异质结双极型晶体管的形成方法 | |
| CN117766388A (zh) | 异质结双极型晶体管的形成方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| KR100388489B1 (ko) | 이종접합 쌍극자 트랜지스터 및 그의 제조방법 | |
| JP2904981B2 (ja) | 半導体集積回路装置 | |
| KR100353233B1 (ko) | 반도체장치및그제조방법 | |
| CN116207139A (zh) | 异质结双极晶体管和异质结双极晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |