JPH098052A - バイポ−ラトランジスタ及びその製造方法 - Google Patents
バイポ−ラトランジスタ及びその製造方法Info
- Publication number
- JPH098052A JPH098052A JP17293095A JP17293095A JPH098052A JP H098052 A JPH098052 A JP H098052A JP 17293095 A JP17293095 A JP 17293095A JP 17293095 A JP17293095 A JP 17293095A JP H098052 A JPH098052 A JP H098052A
- Authority
- JP
- Japan
- Prior art keywords
- ballast resistor
- layer
- transistor
- type
- ballast
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 バラスト抵抗を具備する高出力バイポ−ラト
ランジスタにおいて、トランジスタ真性部の輸送特性に
影響を与えずに抵抗の温度特性を容易に変化させ得るよ
うにすること。 【構成】 バラスト抵抗14をメタチタン酸バリウムを主
成分として含む焼結体、例えば(Ba1-XPbX)TiO3焼結体で
形成し、エミッタ電極７と接続する。 【効果】 抵抗値が急増する転移温度は、Pbの添加量に
よって任意に変化させることができるので、低濃度のｎ
型GaAsを抵抗体に用いた従来例と比べて、トランジスタ
真性部の輸送特性に影響を与えずにバラスト抵抗の温度
特性を容易に変化させることができる。
ランジスタにおいて、トランジスタ真性部の輸送特性に
影響を与えずに抵抗の温度特性を容易に変化させ得るよ
うにすること。 【構成】 バラスト抵抗14をメタチタン酸バリウムを主
成分として含む焼結体、例えば(Ba1-XPbX)TiO3焼結体で
形成し、エミッタ電極７と接続する。 【効果】 抵抗値が急増する転移温度は、Pbの添加量に
よって任意に変化させることができるので、低濃度のｎ
型GaAsを抵抗体に用いた従来例と比べて、トランジスタ
真性部の輸送特性に影響を与えずにバラスト抵抗の温度
特性を容易に変化させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、バイポ−ラトランジス
タ及びその製造方法に関し、特に、バラスト抵抗を具備
する高出力バイポ−ラトランジスタ及びその製造方法に
関する。
タ及びその製造方法に関し、特に、バラスト抵抗を具備
する高出力バイポ−ラトランジスタ及びその製造方法に
関する。
【０００２】
【従来の技術】バイポ−ラトランジスタは、電界効果型
トランジスタに比べて電力密度や耐圧の点で優れている
という特徴を有している。このため、シリコンのみなら
ず化合物半導体を用いたヘテロ接合型バイポ−ラトラン
ジスタ(以下“ＨＢＴ”と略記する)によるマイクロ波あ
るいはミリ波帯の高出力電力増幅器の研究開発が盛んに
行われている。
トランジスタに比べて電力密度や耐圧の点で優れている
という特徴を有している。このため、シリコンのみなら
ず化合物半導体を用いたヘテロ接合型バイポ−ラトラン
ジスタ(以下“ＨＢＴ”と略記する)によるマイクロ波あ
るいはミリ波帯の高出力電力増幅器の研究開発が盛んに
行われている。
【０００３】ところで、高出力ＨＢＴでは、一般に、複
数のトランジスタを並列に配置したマルチフィンガ−構
成からなっている。しかし、この構成では、動作時に中
央部のトランジスタにおいて温度上昇が生じ、その結
果、この中央部のトランジスタに電流が集中し、さらに
この部分の温度が上昇するという“正帰還型の熱暴走”
が生じる欠点を有している。
数のトランジスタを並列に配置したマルチフィンガ−構
成からなっている。しかし、この構成では、動作時に中
央部のトランジスタにおいて温度上昇が生じ、その結
果、この中央部のトランジスタに電流が集中し、さらに
この部分の温度が上昇するという“正帰還型の熱暴走”
が生じる欠点を有している。
【０００４】上記欠点を解消する手段として、各トラン
ジスタのエミッタに対し直列に“バラスト抵抗”と呼ば
れる抵抗を接続する方法が知られている。
ジスタのエミッタに対し直列に“バラスト抵抗”と呼ば
れる抵抗を接続する方法が知られている。
【０００５】バラスト抵抗は、その材質として「温度変
化が生じても抵抗値が変化しない材料」で構成しても機
能するものである。しかし、高温時に抵抗値が高くなる
材料(即ち正の温度係数を持つ材料)で構成した方がより
効果的であり、例えば特開平3−46334号公報には、この
ような正の温度係数を持つバラスト抵抗として「不純物
濃度が低い半導体層を用いた例」が開示されている。
化が生じても抵抗値が変化しない材料」で構成しても機
能するものである。しかし、高温時に抵抗値が高くなる
材料(即ち正の温度係数を持つ材料)で構成した方がより
効果的であり、例えば特開平3−46334号公報には、この
ような正の温度係数を持つバラスト抵抗として「不純物
濃度が低い半導体層を用いた例」が開示されている。
【０００６】ここで、従来の高出力型ＨＢＴについて、
図５を参照して説明する。なお、図５は、従来の高出力
型ＨＢＴを説明するための半導体チップの断面図であ
る。この半導体チップは、図５に示すように、半絶縁性
GaAs基板１、ｎ型GaAsからなるコレクタコンタクト層
２、ｎ型GaAsからなるコレクタ層３、ｐ型GaAsからなる
ベ−ス層４、ｎ型AlGaAsからなるエミッタ層５、低濃度
のｎ型GaAsからなるバラスト抵抗18、高濃度のｎ型GaAs
からなるエミッタコンタクト層19、AuGe／Auからなるエ
ミッタ電極20、AuMnからなるベ−ス電極８、AuGeNiから
なるコレクタ電極９、絶縁領域13、SiO2側壁15から構成
されている。
図５を参照して説明する。なお、図５は、従来の高出力
型ＨＢＴを説明するための半導体チップの断面図であ
る。この半導体チップは、図５に示すように、半絶縁性
GaAs基板１、ｎ型GaAsからなるコレクタコンタクト層
２、ｎ型GaAsからなるコレクタ層３、ｐ型GaAsからなる
ベ−ス層４、ｎ型AlGaAsからなるエミッタ層５、低濃度
のｎ型GaAsからなるバラスト抵抗18、高濃度のｎ型GaAs
からなるエミッタコンタクト層19、AuGe／Auからなるエ
ミッタ電極20、AuMnからなるベ−ス電極８、AuGeNiから
なるコレクタ電極９、絶縁領域13、SiO2側壁15から構成
されている。
【０００７】
【発明が解決しようとする課題】上記従来の高出力型Ｈ
ＢＴでは、バラスト抵抗18をｎ型GaAsにより形成してい
るので、抵抗値や温度特性を変更する場合には、不純物
濃度(もしくは膜厚)を変更せねばならず、トランジスタ
真性部の輸送特性をも変化させてしまい、設計を複雑化
してしまうという欠点を有している。
ＢＴでは、バラスト抵抗18をｎ型GaAsにより形成してい
るので、抵抗値や温度特性を変更する場合には、不純物
濃度(もしくは膜厚)を変更せねばならず、トランジスタ
真性部の輸送特性をも変化させてしまい、設計を複雑化
してしまうという欠点を有している。
【０００８】また、低濃度のｎ型GaAs層を抵抗体として
用いるためには、その厚さは約400ｎｍ必要であり、そ
の結果、エミッタメサの高さは、約750ｎｍとバラスト
抵抗のないトランジスタの２倍程度になる。このため、
メサ形成時のサイドエッチによるトランジスタ断面積の
縮小が顕著になり問題である。また、メサの高さの増加
により、配線工程時の平坦化が困難になるという問題も
発生する。
用いるためには、その厚さは約400ｎｍ必要であり、そ
の結果、エミッタメサの高さは、約750ｎｍとバラスト
抵抗のないトランジスタの２倍程度になる。このため、
メサ形成時のサイドエッチによるトランジスタ断面積の
縮小が顕著になり問題である。また、メサの高さの増加
により、配線工程時の平坦化が困難になるという問題も
発生する。
【０００９】本発明は、上記のような諸問題に鑑み成さ
れたものであって、その目的とするところは、トランジ
スタ真性部の輸送特性に影響を与えずにバラスト抵抗の
温度特性を容易に変化させ得る高出力型のバイポ−ラト
ランジスタ及びその製造方法を提供することにある。
れたものであって、その目的とするところは、トランジ
スタ真性部の輸送特性に影響を与えずにバラスト抵抗の
温度特性を容易に変化させ得る高出力型のバイポ−ラト
ランジスタ及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、バラスト抵抗
の材料として、特にメタチタン酸バリウムを主成分とし
て含む焼結体を用いることを特徴とし、これにより「ト
ランジスタ真性部の輸送特性に影響を与えずにバラスト
抵抗の温度特性を容易に変化させることができる」とい
う上記目的を達成したものである。
の材料として、特にメタチタン酸バリウムを主成分とし
て含む焼結体を用いることを特徴とし、これにより「ト
ランジスタ真性部の輸送特性に影響を与えずにバラスト
抵抗の温度特性を容易に変化させることができる」とい
う上記目的を達成したものである。
【００１１】即ち、本発明に係るバイポ−ラトランジス
タは、「基板上に第１導電型の第１の半導体層、第２導
電型の第２の半導体層及び第１導電型の第３の半導体層
が順次形成され、エミッタ電極と接地端子との間にバラ
スト抵抗素子を有する高出力型のバイポ−ラトランジス
タであって、前記バラスト抵抗素子がメタチタン酸バリ
ウムを主成分として含む焼結体であることを特徴とする
バイポ−ラトランジスタ。」を要旨とするものである。
タは、「基板上に第１導電型の第１の半導体層、第２導
電型の第２の半導体層及び第１導電型の第３の半導体層
が順次形成され、エミッタ電極と接地端子との間にバラ
スト抵抗素子を有する高出力型のバイポ−ラトランジス
タであって、前記バラスト抵抗素子がメタチタン酸バリ
ウムを主成分として含む焼結体であることを特徴とする
バイポ−ラトランジスタ。」を要旨とするものである。
【００１２】また、本発明に係るバイポ−ラトランジス
タの製造方法は、「(1) 基板上に第１導電型の第１の半
導体層、第２導電型の第２の半導体層及び第１導電型の
第３の半導体層を順次堆積して形成する工程、(2) メタ
チタン酸バリウムを主成分として含む焼結体薄膜を成膜
する工程、(3) 前記焼結体薄膜をエッチングしてバラス
ト抵抗を形成する工程、とを含むことを特徴とするバイ
ポ−ラトランジスタの製造方法。」を要旨とするもので
ある。
タの製造方法は、「(1) 基板上に第１導電型の第１の半
導体層、第２導電型の第２の半導体層及び第１導電型の
第３の半導体層を順次堆積して形成する工程、(2) メタ
チタン酸バリウムを主成分として含む焼結体薄膜を成膜
する工程、(3) 前記焼結体薄膜をエッチングしてバラス
ト抵抗を形成する工程、とを含むことを特徴とするバイ
ポ−ラトランジスタの製造方法。」を要旨とするもので
ある。
【００１３】以下、本発明で特徴とする“バラスト抵
抗”の材質ついて、その作用と共に詳細に説明する。本
発明において、バラスト抵抗は、前記したように、メタ
チタン酸バリウムを主成分として含む焼結体により形成
されており、この焼結体としては、例えばメタチタン酸
バリウムに小量のストロンチウム、鉛、マンガン酸化
物、希土類元素を加えて焼結して得られた焼結体を使用
することができる。
抗”の材質ついて、その作用と共に詳細に説明する。本
発明において、バラスト抵抗は、前記したように、メタ
チタン酸バリウムを主成分として含む焼結体により形成
されており、この焼結体としては、例えばメタチタン酸
バリウムに小量のストロンチウム、鉛、マンガン酸化
物、希土類元素を加えて焼結して得られた焼結体を使用
することができる。
【００１４】上記焼結体からなるバラスト抵抗の温度特
性について、図４を参照して説明する。メタチタン酸バ
リウムに小量のストロンチウム、鉛、マンガン酸化物、
希土類元素を加えて焼結すると、得られた焼結体の抵抗
率は、図４に示すように、ある遷移温度で急激に増加す
る。
性について、図４を参照して説明する。メタチタン酸バ
リウムに小量のストロンチウム、鉛、マンガン酸化物、
希土類元素を加えて焼結すると、得られた焼結体の抵抗
率は、図４に示すように、ある遷移温度で急激に増加す
る。
【００１５】このような焼結体でバラスト抵抗を構成し
た場合、マルチフィンガ−構成の内にあるトランジスタ
に電流集中が発生して一定温度に達すると、そのトラン
ジスタのバラスト抵抗の抵抗値が急激に増加し、そのト
ランジスタに流れる電流は低下するので、熱暴走を防ぐ
ことができる。
た場合、マルチフィンガ−構成の内にあるトランジスタ
に電流集中が発生して一定温度に達すると、そのトラン
ジスタのバラスト抵抗の抵抗値が急激に増加し、そのト
ランジスタに流れる電流は低下するので、熱暴走を防ぐ
ことができる。
【００１６】また、抵抗率が急激に変化する遷移温度
は、メタチタン酸バリウムに添加する元素の種類及び量
により変化させることができる。例えば、鉛の添加量を
バリウムに対して0％から40％に変化させることによ
り、遷移温度を約100℃から約300℃に変化させることが
できる。なお、この事実は、例えば「アンドリッチ(E.A
ndrich)，“フィリップス・テクニカルレビュ−(Philli
ps Technical Reviews)”，第３巻(1969年)，170〜177
頁」に報告されている。
は、メタチタン酸バリウムに添加する元素の種類及び量
により変化させることができる。例えば、鉛の添加量を
バリウムに対して0％から40％に変化させることによ
り、遷移温度を約100℃から約300℃に変化させることが
できる。なお、この事実は、例えば「アンドリッチ(E.A
ndrich)，“フィリップス・テクニカルレビュ−(Philli
ps Technical Reviews)”，第３巻(1969年)，170〜177
頁」に報告されている。
【００１７】以上のことから、バラスト抵抗の材料とし
て上記した“メタチタン酸バリウムを主成分として含む
焼結体”を用いることで、トランジスタ真性部の輸送特
性に影響を与えずにバラスト抵抗の温度特性を容易に変
化させることができる。
て上記した“メタチタン酸バリウムを主成分として含む
焼結体”を用いることで、トランジスタ真性部の輸送特
性に影響を与えずにバラスト抵抗の温度特性を容易に変
化させることができる。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
て説明するが、本発明は、以下の実施例に限定されるも
のではなく、前記した本発明の要旨を逸脱しない範囲で
種々の変更が可能である。
て説明するが、本発明は、以下の実施例に限定されるも
のではなく、前記した本発明の要旨を逸脱しない範囲で
種々の変更が可能である。
【００１９】（実施例１）図１は、本発明の第１の実施
例(実施例１)であるバイポ−ラトランジスタを説明する
ための半導体チップの断面図である。
例(実施例１)であるバイポ−ラトランジスタを説明する
ための半導体チップの断面図である。
【００２０】本実施例１に係る半導体チップは、図１に
示すように、半絶縁性GaAs基板１、ｎ型GaAsからなるコ
レクタコンタクト層２、ｎ型GaAsからなるコレクタ層
３、ｐ型GaAsからなるベ−ス層４、ｎ型AlGaAsからなる
エミッタ層５、ｎ型InGaAsからなるエミッタキャップ層
６、WSiからなるエミッタ電極７、AuMnからなるベ−ス
電極８、AuGeNiからなるコレクタ電極９、絶縁領域13、
(Ba1-XPbX)TiO3焼結体からなるバラスト抵抗14、SiO2側
壁15から構成されている。
示すように、半絶縁性GaAs基板１、ｎ型GaAsからなるコ
レクタコンタクト層２、ｎ型GaAsからなるコレクタ層
３、ｐ型GaAsからなるベ−ス層４、ｎ型AlGaAsからなる
エミッタ層５、ｎ型InGaAsからなるエミッタキャップ層
６、WSiからなるエミッタ電極７、AuMnからなるベ−ス
電極８、AuGeNiからなるコレクタ電極９、絶縁領域13、
(Ba1-XPbX)TiO3焼結体からなるバラスト抵抗14、SiO2側
壁15から構成されている。
【００２１】次に、実施例１に係る上記半導体チップの
製造法について、図２を参照して説明する。なお、図２
は、図１の半導体チップの製造例を説明する図であっ
て、工程Ａ〜Ｅからなる製造工程順断面図である。
製造法について、図２を参照して説明する。なお、図２
は、図１の半導体チップの製造例を説明する図であっ
て、工程Ａ〜Ｅからなる製造工程順断面図である。
【００２２】まず、図２工程Ａに示すように、半絶縁性
GaAs基板１上に、エピタキシャル成長法により、ｎ型Ga
Asコレクタコンタクト層２、ｎ型GaAsコレクタ層３、ｐ
型GaAsベ−ス層４、ｎ型AlGaAsエミッタ層５、ｎ型InGa
Asエミッタキャップ層６を順次成長させた後、これら各
層の不要部分をプロトンイオン注入により高抵抗化し、
絶縁領域13を形成する。次に、基板１上の前面に、高融
点金属膜であるWSi膜16及び抵抗体薄膜として(Ba1-XP
bX)TiO3焼結体膜17をスパッタ法により成膜する(図２工
程Ａ参照)。
GaAs基板１上に、エピタキシャル成長法により、ｎ型Ga
Asコレクタコンタクト層２、ｎ型GaAsコレクタ層３、ｐ
型GaAsベ−ス層４、ｎ型AlGaAsエミッタ層５、ｎ型InGa
Asエミッタキャップ層６を順次成長させた後、これら各
層の不要部分をプロトンイオン注入により高抵抗化し、
絶縁領域13を形成する。次に、基板１上の前面に、高融
点金属膜であるWSi膜16及び抵抗体薄膜として(Ba1-XP
bX)TiO3焼結体膜17をスパッタ法により成膜する(図２工
程Ａ参照)。
【００２３】熱暴走を阻止するためには、抵抗体の抵抗
値が急激に高くなる温度(以下“転移温度”という)が15
0℃から200℃程度であるのが適当であるが、このような
転移温度を示すためには、Ｐｂの組成比が5〜20％の範
囲であれば良い。
値が急激に高くなる温度(以下“転移温度”という)が15
0℃から200℃程度であるのが適当であるが、このような
転移温度を示すためには、Ｐｂの組成比が5〜20％の範
囲であれば良い。
【００２４】従って、本実施例１で抵抗体として使用す
る(Ba1-XPbX)TiO3焼結体は、ｘが0.05〜0.20の範囲であ
るのが好ましい。また、150℃程度の転移温度を得るた
めには、メタチタン酸バリウムに添加する元素として、
Pb以外にSmなどのランタノイド、Sr、Mnなどを使用する
ことができ、これらの元素を配合した焼結体も本発明に
包含されるものである。
る(Ba1-XPbX)TiO3焼結体は、ｘが0.05〜0.20の範囲であ
るのが好ましい。また、150℃程度の転移温度を得るた
めには、メタチタン酸バリウムに添加する元素として、
Pb以外にSmなどのランタノイド、Sr、Mnなどを使用する
ことができ、これらの元素を配合した焼結体も本発明に
包含されるものである。
【００２５】次に、図２工程Ｂに示すように、フォトレ
ジスト(図示せず)をマスクとして、SF6ガスを用いた反
応性イオンエッチング(RIE)により、(Ba1-XPbX)TiO3焼
結体膜17及びWSi膜16をパタ−ニングして、(Ba1-XPbX)T
iO3焼結体からなるバラスト抵抗14及びWSiからなるエミ
ッタ電極７を形成する。
ジスト(図示せず)をマスクとして、SF6ガスを用いた反
応性イオンエッチング(RIE)により、(Ba1-XPbX)TiO3焼
結体膜17及びWSi膜16をパタ−ニングして、(Ba1-XPbX)T
iO3焼結体からなるバラスト抵抗14及びWSiからなるエミ
ッタ電極７を形成する。
【００２６】さらに、図２工程Ｃに示すように、引き続
き同一のマスク(図示せず)を用いて、ｎ型InGaAsエミッ
タキャップ層６及びｎ型AlGaAsエミッタ層５を、塩素プ
ラズマによる反応性イオンビ−ムエッチングにより、ｐ
型GaAsベ−ス層４の表面までエッチングし、エミツタメ
サを形成する。
き同一のマスク(図示せず)を用いて、ｎ型InGaAsエミッ
タキャップ層６及びｎ型AlGaAsエミッタ層５を、塩素プ
ラズマによる反応性イオンビ−ムエッチングにより、ｐ
型GaAsベ−ス層４の表面までエッチングし、エミツタメ
サを形成する。
【００２７】次に、図２工程Ｄに示すように、ウエハ全
面にSiO2膜を成膜後、CF4ガスを用いた反応性イオンエ
ッチングによる異方性エッチングを行い、SiO2側壁15を
形成する。続いて、図２工程Ｅに示すように、ウエハ全
面にＡｕ系合金(例えばAuMn)を真空蒸着法により成膜
し、フォトレジストをマスクとしてイオンミリング法に
よりパタ−ニングを行い、AuMnからなるベ−ス電極８を
形成する。
面にSiO2膜を成膜後、CF4ガスを用いた反応性イオンエ
ッチングによる異方性エッチングを行い、SiO2側壁15を
形成する。続いて、図２工程Ｅに示すように、ウエハ全
面にＡｕ系合金(例えばAuMn)を真空蒸着法により成膜
し、フォトレジストをマスクとしてイオンミリング法に
よりパタ−ニングを行い、AuMnからなるベ−ス電極８を
形成する。
【００２８】その後、有機溶剤による洗浄を行ってフォ
トレジスト膜を除去した後、図２に図示してないが、新
たに所定のパタ−ンのフォトレジストをマスクとして、
リン酸、過酸化水素及び水の混合液により、ｐ型GaAsベ
−ス層４及びｎ型GaAsコレクタ層３を順次エッチングし
て除去して、ｎ型GaAsコレクタコンタクト層２の表面を
露出し、AuGeNiによるコレクタ電極９をリフトオフ法に
より形成して、前掲の図１に示す構造の半導体チップを
製造する。
トレジスト膜を除去した後、図２に図示してないが、新
たに所定のパタ−ンのフォトレジストをマスクとして、
リン酸、過酸化水素及び水の混合液により、ｐ型GaAsベ
−ス層４及びｎ型GaAsコレクタ層３を順次エッチングし
て除去して、ｎ型GaAsコレクタコンタクト層２の表面を
露出し、AuGeNiによるコレクタ電極９をリフトオフ法に
より形成して、前掲の図１に示す構造の半導体チップを
製造する。
【００２９】（実施例２）図３は、本発明の第２の実施
例(実施例２)であるバイポ−ラトランジスタを説明する
ための図であって、図３(Ａ)は、その半導体チップの平
面図であり、図３(Ｂ)は、図３(Ａ)のＡ−Ａ線断面図で
ある。
例(実施例２)であるバイポ−ラトランジスタを説明する
ための図であって、図３(Ａ)は、その半導体チップの平
面図であり、図３(Ｂ)は、図３(Ａ)のＡ−Ａ線断面図で
ある。
【００３０】本実施例２に係る半導体チップは、前記実
施例１に係る半導体チップと異なり、図３(Ａ)，(Ｂ)に
示すように、バラスト抵抗14を、エミッタ電極７の直上
ではなく、トランジスタから離れた所に配置した例であ
る。
施例１に係る半導体チップと異なり、図３(Ａ)，(Ｂ)に
示すように、バラスト抵抗14を、エミッタ電極７の直上
ではなく、トランジスタから離れた所に配置した例であ
る。
【００３１】即ち、本実施例２に係る半導体チップは、
図３(Ａ)，(Ｂ)に示すように、半絶縁性GaAs基板１、ｎ
型GaAsコレクタコンタクト層２、ｎ型GaAsコレクタ層
３、ｐ型GaAsベ−ス層４、ｎ型AlGaAsエミッタ層５、ｎ
型InGaAsからなるエミッタキャップ層６、WSiからなる
エミッタ電極７、AuMnからなるベ−ス電極８、AuGeNiか
らなるコレクタ電極９、層間絶縁膜10、スル−ホ−ル1
1、配線12、絶縁領域13、(Ba1-XPbX)TiO3焼結体からな
るバラスト抵抗14、SiO2側壁15から構成されている。
図３(Ａ)，(Ｂ)に示すように、半絶縁性GaAs基板１、ｎ
型GaAsコレクタコンタクト層２、ｎ型GaAsコレクタ層
３、ｐ型GaAsベ−ス層４、ｎ型AlGaAsエミッタ層５、ｎ
型InGaAsからなるエミッタキャップ層６、WSiからなる
エミッタ電極７、AuMnからなるベ−ス電極８、AuGeNiか
らなるコレクタ電極９、層間絶縁膜10、スル−ホ−ル1
1、配線12、絶縁領域13、(Ba1-XPbX)TiO3焼結体からな
るバラスト抵抗14、SiO2側壁15から構成されている。
【００３２】本実施例２のように、バラスト抵抗14を、
エミッタ電極７の直上ではなく、トランジスタから離れ
た所に配置しても、バラスト抵抗14の機能は何ら変化せ
ず、前掲の図１に示した構造のバイポ−ラトランジスタ
(実施例１)と同様の効果が得られる。
エミッタ電極７の直上ではなく、トランジスタから離れ
た所に配置しても、バラスト抵抗14の機能は何ら変化せ
ず、前掲の図１に示した構造のバイポ−ラトランジスタ
(実施例１)と同様の効果が得られる。
【００３３】上記実施例１及び実施例２では、ベ−ス層
４としてGaAsからなる例であるが、本発明は、これに限
定されるものではなく、例えばｐ型のAlGaAs組成傾斜層
やｐ型のInGaAs組成傾斜層をベ−ス層４として用いるこ
とができ、また、エミッタ層５としてｎ型のInGaPを用
いたものを使用することができ、このように材料系を様
々に変化させたバイポ−ラトランジスタについても同様
に適用でき、同様な効果が生じるものであり、いずれも
本発明に包含されるものである。
４としてGaAsからなる例であるが、本発明は、これに限
定されるものではなく、例えばｐ型のAlGaAs組成傾斜層
やｐ型のInGaAs組成傾斜層をベ−ス層４として用いるこ
とができ、また、エミッタ層５としてｎ型のInGaPを用
いたものを使用することができ、このように材料系を様
々に変化させたバイポ−ラトランジスタについても同様
に適用でき、同様な効果が生じるものであり、いずれも
本発明に包含されるものである。
【００３４】
【発明の効果】本発明は、以上詳記したとおり、従来低
濃度のｎ型GaAsなどで構成されていたバラスト抵抗を
「メタチタン酸バリウムを主成分として含む焼結体」に
よって形成しているので、“トランジスタ真性部の輸送
特性に影響を与えずにバラスト抵抗の温度特性を容易に
変化させることができる”という顕著な効果が生じる。
濃度のｎ型GaAsなどで構成されていたバラスト抵抗を
「メタチタン酸バリウムを主成分として含む焼結体」に
よって形成しているので、“トランジスタ真性部の輸送
特性に影響を与えずにバラスト抵抗の温度特性を容易に
変化させることができる”という顕著な効果が生じる。
【図１】本発明の第１の実施例(実施例１)であるバイポ
−ラトランジスタを説明するための半導体チップの断面
図
−ラトランジスタを説明するための半導体チップの断面
図
【図２】図１の半導体チップの製造例を説明する図であ
って、工程Ａ〜Ｅからなる製造工程順断面図
って、工程Ａ〜Ｅからなる製造工程順断面図
【図３】本発明の第２の実施例(実施例２)であるバイポ
−ラトランジスタを説明するための図であって、(Ａ)
は、その半導体チップの平面図、(Ｂ)は、(Ａ)のＡ−Ａ
線断面図
−ラトランジスタを説明するための図であって、(Ａ)
は、その半導体チップの平面図、(Ｂ)は、(Ａ)のＡ−Ａ
線断面図
【図４】本発明に用いるバラスト抵抗の温度特性を説明
するための抵抗率の温度依存性を示す図
するための抵抗率の温度依存性を示す図
【図５】従来のバイポ−ラトランジスタを説明するため
の半導体チップの断面図
の半導体チップの断面図
１ 半絶縁性ＧａＡｓ基板 ２ ｎ型ＧａＡｓコレクタコンタクト層 ３ ｎ型ＧａＡｓコレクタ層 ４ ｐ型ＧａＡｓベ−ス層 ５ ｎ型ＡｌＧａＡｓエミッタ層 ６ ｎ型ＩｎＧａＡｓエミッタキャップ層 ７ エミッタ電極 ８ ベ−ス電極 ９ コレクタ電極 １０ 層間絶縁膜 １１ スル−ホ−ル １２ 配線 １３ 絶縁領域 １４ バラスト抵抗 １５ ＳｉＯ2側壁 １６ ＷＳｉ膜 １７ (Ｂａ1-XＰｂX)ＴｉＯ3焼結体薄膜 １８ 低濃度ｎ型ＧａＡｓバラスト抵抗 １９ 高濃度ｎ型ＧａＡｓエミッタコンタクト層 ２０ ＡｕＧｅ／Ａｕエミッタ電極
Claims (3)
- 【請求項１】 基板上に第１導電型の第１の半導体層、
第２導電型の第２の半導体層及び第１導電型の第３の半
導体層が順次形成され、エミッタ電極と接地端子との間
にバラスト抵抗素子を有する高出力型のバイポ−ラトラ
ンジスタであって、前記バラスト抵抗素子がメタチタン
酸バリウムを主成分として含む焼結体であることを特徴
とするバイポ−ラトランジスタ。 - 【請求項２】 前記メタチタン酸バリウムを主成分とし
て含む焼結体が、式：(Ｂａ1-XＰｂX)ＴｉＯ3［但しｘ
＝0.05〜0.20］で表される焼結体であることを特徴とす
る請求項１記載のバイポ−ラトランジスタ。 - 【請求項３】 基板上に第１導電型の第１の半導体層、
第２導電型の第２の半導体層及び第１導電型の第３の半
導体層を順次堆積して形成する工程と、メタチタン酸バ
リウムを主成分として含む焼結体薄膜を成膜する工程
と、前記焼結体薄膜をエッチングしてバラスト抵抗を形
成する工程とを含むことを特徴とするバイポ−ラトラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17293095A JP2636811B2 (ja) | 1995-06-15 | 1995-06-15 | バイポ−ラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17293095A JP2636811B2 (ja) | 1995-06-15 | 1995-06-15 | バイポ−ラトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098052A true JPH098052A (ja) | 1997-01-10 |
| JP2636811B2 JP2636811B2 (ja) | 1997-07-30 |
Family
ID=15950994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17293095A Expired - Fee Related JP2636811B2 (ja) | 1995-06-15 | 1995-06-15 | バイポ−ラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2636811B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004017415A1 (en) * | 2002-08-06 | 2004-02-26 | Nanoteco Corporation | Bipolar transistor for avoiding thermal runaway |
| JP2014003051A (ja) * | 2012-06-15 | 2014-01-09 | Rohm Co Ltd | スイッチングデバイス |
-
1995
- 1995-06-15 JP JP17293095A patent/JP2636811B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004017415A1 (en) * | 2002-08-06 | 2004-02-26 | Nanoteco Corporation | Bipolar transistor for avoiding thermal runaway |
| JP2014003051A (ja) * | 2012-06-15 | 2014-01-09 | Rohm Co Ltd | スイッチングデバイス |
| US9866143B2 (en) | 2012-06-15 | 2018-01-09 | Rohm Co., Ltd. | Switching device |
| US10320309B2 (en) | 2012-06-15 | 2019-06-11 | Rohm Co., Ltd. | Switching device |
| US10630199B2 (en) | 2012-06-15 | 2020-04-21 | Rohm Co., Ltd. | Switching device |
| US11005387B2 (en) | 2012-06-15 | 2021-05-11 | Rohm Co., Ltd. | Switching device |
| US11509240B2 (en) | 2012-06-15 | 2022-11-22 | Rohm Co., Ltd. | Switching device |
| US11784580B2 (en) | 2012-06-15 | 2023-10-10 | Rohm Co., Ltd. | Switching device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2636811B2 (ja) | 1997-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943387B2 (en) | Semiconductor device, manufacturing thereof and power amplifier module | |
| US20060138459A1 (en) | Semiconductor device, manufacturing method of the same and electronic device | |
| US6649458B2 (en) | Method for manufacturing semiconductor device with hetero junction bipolar transistor | |
| US6410945B1 (en) | Heterojunction bipolar transistor and its manufacturing process | |
| US7301181B2 (en) | Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum | |
| EP1291923B1 (en) | Heterojunction bipolar transistor and production process therefore | |
| US6881639B2 (en) | Method of manufacturing semiconductor device | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2636811B2 (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| US7276744B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP3866936B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6724020B2 (en) | Semiconductor device and power amplifier using the same | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JP3135003B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2953966B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| JP3386361B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2001308102A (ja) | 三端子電子素子 | |
| JP2000012559A (ja) | 半導体装置 | |
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| KR20020031722A (ko) | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |