JPH02159723A - バイポーラトランジスタの製造方法 - Google Patents

バイポーラトランジスタの製造方法

Info

Publication number
JPH02159723A
JPH02159723A JP31543388A JP31543388A JPH02159723A JP H02159723 A JPH02159723 A JP H02159723A JP 31543388 A JP31543388 A JP 31543388A JP 31543388 A JP31543388 A JP 31543388A JP H02159723 A JPH02159723 A JP H02159723A
Authority
JP
Japan
Prior art keywords
region
layer
emitter
mask
external base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31543388A
Other languages
English (en)
Inventor
Toshimichi Ota
順道 太田
Masaki Inada
稲田 雅紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP31543388A priority Critical patent/JPH02159723A/ja
Publication of JPH02159723A publication Critical patent/JPH02159723A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラトランジスタの製造方法に関する
ものである。
従来の技術 半導体装置の動向は、高密度集積化と高速化高周波化に
ある。バイポーラトランジスタにおいて、高周波化を考
える場合の基本的性能因子の一つに最大発振周波数f 
maxがある。f maxは一般につぎの式で表される
(fmax)2 =fT/(8πRb  Cbc)・・
・・・・(1) ここで、f羊は最大遮断周波数であり、ベース。
エミッタ間容量Cbeが関与した項が含まれ、Cbeが
大きくなるとfTは減少する。また、Rbはベース抵抗
、Cbcはベース、コレクタ間容量である。従ってRb
およびCbcの低減はバイポーラトランジスタにおける
高周波化の必要事項である。コレクタが上側にあるコレ
クタトンブ型トランジスタでは、Cbcは構造上最小と
なりf maxは増加するが、逆にCbeが浮遊容量の
ため増加し、結果としてfTが減少する。
最近高周波デバイスとして、シリコンよりも速い電子移
動度を有する砒化ガリウム系を用いたヘテロ接合バイポ
ーラトランジスタが注目されている。ヘテロ接合バイポ
ーラトランジスタでは、ヘスの半導体よりも大きな禁制
帯幅を有する半導体をエミッタに用い、エミッタ、ベー
ス間でヘテロ接合が形成されている。これにより、ベー
ス側からエミッタ側へのキャリア注入が低減されるため
、高周波化のためベースを薄くかつ高濃度にしても充分
な電流増幅率が得られるという利点がある。従来のコレ
クタトップ型へテロ接合ハイボラトランジスタは、コレ
クタ領域直下の真性ベース領域から引き出された外部ベ
ース領域下のエミッタ層のキャリアをイオン注入で減少
させて絶縁化し、その領域の接合容量をなくすことで、
Cbeを低減していた。また、」−記イオン注入により
上記外部ベース領域の結晶性が悪くなり抵抗が増加する
ため、さらに不純物を上記外部ベース領域にイオン注入
してキャリアを増加させ、Rbを低減していた。その例
を第2回に示す。
半導体基板1上に、n型不純物を高濃度に含有したエミ
ッタコンタクト領域2.ヘテロ接合を形成するためにベ
ース領域よりも大きい禁制帯幅を有する半導体からなる
、n型不純物を含有したエミッタ領域3.P型不純物を
高濃度に含有した真性ベース領域4.n型不純物を含有
したコレクタ領域5およびn型不純物を高濃度に含有し
たコレクタコンタクト領域6が順に形成され、抵抗を低
減させるためのn型不純物をイオン注入した外部ベース
領域12が、外部ベース領域12直下のエミッタ層には
イオン注入によりキャリアを低減された絶縁領域11が
形成され、周辺にはイオン注入により絶縁化された素子
間分離領域13が形成されている。また、エミッタコン
タクト領域2゜外部ベース領域12およびコレクタコン
タクト領域6上にそれぞれオーミック接触するコレクタ
電極7.ベース電極8およびコレクタ電極9が形成され
ている。例えばIEEEエレクトロン デバイス レタ
ーズ νo1.EDL−7,32(1986)。
発明が解決しようとする課題 しかし上記のような構成では、絶縁領域の下にエミッタ
電極の引出し用であるエミッタコンタクト領域が存在す
るために、外部ベース領域直下に依然として、その外部
ベース領域とエミッタコンタクト領域を電極とする平行
平板コンデンサーのような浮遊容量が存在する。さらに
、Rbを低減するために、上記外部ベース領域内にイオ
ン注入されたn型不純物が下方に拡散すると、Cbeが
増加するという矛盾があった。従って、RbおよびCb
eの低減には構造上の限界があり、トランジスタをより
高周波化する上で問題であった。
本発明は、上記の問題点を大きく改良するもので、外部
ベース領域直下の浮遊容量を大幅に解消することにより
、Cbeを構造上はとんど最小にするバイポーラトラン
ジスタの製造方法を提供することを目的とする。
課題を解決するための手段 上記課題を解決するため、本発明のバイボーラトランジ
スタの製造方法は、半絶縁性基板上に、基板側から少な
くともエミッタコンタクト領域となるエミッタコンタク
ト層と、エミッタ領域となるエミッタ層と、真性ベース
領域となるベース層と、コレクタ領域となるコレクタ層
との多層膜を形成する工程と、上記多層膜上に第一のマ
スクを形成する工程と、上記第一のマスクを用いて上記
多層J莫の周辺を」二記エミツクコンタクト層まで除去
する工程と、上記基板」二に基板側から少なくとも絶縁
層と、外部ベース領域となる外部ベース層とを結晶成長
により形成する工程と、上記第一のマスクを除去する工
程と、少なくとも上記第一のマスク下にあった領域の一
部と上記一部に続く上記外部ベース層の部分とを覆うよ
うに第二のマスクを形成する工程と、上記第二のマスク
を用いて少なくとも上記外部ベース層の周辺を除去する
工程と、少なくとも上記絶縁層の一部を選択的に除去す
る工程とを有することを特徴とする。
作用 上記構成のバイポーラトランジスタの製造方法は、エミ
ッタコンタクト領域上に絶縁領域と外部ベース領域とを
結晶成長で形成し、上記絶縁領域を選択的に除去するの
で、上記外部ベース領域下の接合容量がなくなり、従来
のイオン注入方式に比べて外部ベース領域とエミッタコ
ンタクト領域間の浮遊容量が大幅に低減できる。従って
、Cbeが構造上はとんど最小になるトランジスタを形
成することができる。また、外部ベース領域を厚くでき
るので、Rbを大幅に低減でき高周波化に大きく貢献す
る。
実施例 以下、本発明の一実施例を第1図に基づいて説明する。
第1図(a)〜(d)は本発明の実施例における砒化ガ
リウム系npn型バイポーラトランジスタの製造方法を
示す断面図である。まず砒化ガリウムの半絶縁性基板2
1上に、エミッタコンタクト領域となる、n型不純物を
高濃度に含有したエミッタコンタクト層22.エミッタ
領域となる、n型不純物を含有したエミッタ層23.真
性ベース領域となる、P型不純物を高濃度に含有したベ
ース層24、コレクタ領域となる、n型不純物を含有し
たコレクタ層25.およびコレクタコンタクト領域とな
る、n型不純物を高濃度に含有したコレクタコンタクト
層26の多層膜を砒化ガリウムの結晶成長により形成し
、コレクタコンタクト層26の上に第一のマスク41を
シリコンの酸化膜等を用いて形成して、上記多層膜の周
辺を湿式エツチング(例えば、硫酸:過酸化水素:水−
1:1:12)で少なくとも上記エミッタコンタクト層
22まで除去する(第1図(a))。次に、絶縁領域と
なる、不純物を含有しない絶縁層31をゲルマニウムの
結晶成長で、外部ベース領域となる、n型不純物を高濃
度に含有した外部ベース層32を砒化ガリウムの結晶成
長で形成する。この時上記第−のマスク41上に不要な
非晶質の半導体が形成されるが、上記第一のマスク41
を除去することにより同時に除去される(第1図(b)
)。第二のマスク42をレジスト等を用いて、少なくと
も上記コレクタコンタクト層26の一部と上記外部へス
層32の一部を覆うように形成し、上記外部ベース層3
2の周辺を湿式エツチング(例えば、硫酸二過酸化水素
:水−1:l:12)で除去する。次に、上記絶縁層3
1を湿式エツチング(例えば、過酸化水素:水−1:4
)で選択的に除去し、上記エミッタコンタクト層22の
頭出しを行う(第1図(C))。以上により、第一のマ
スク41でエミッタ層23.ベース層24.コレクタ層
25およびコレクタコンタクト層26からそれぞれエミ
ッタ領域、真性ベース頒域、コレクク領域およびコレク
タコンタクl−w4域が、また第二のマスク42で外部
ベース層32から外部ベース領域がそれぞれに形成され
る。最後に、上記エミッタコンタクト領域22上にエミ
ッタ領域27、上記外部ベース領域32上にベース電極
28、上記コレクタコンタクト領域26上にコレクタ領
域29をそれぞれ形成し、本実施例におけるnpn型バ
イポーラトランジスタが完成する(第1図(d))。
上記製造方法における外部ベース層は、砒化インジウム
ガリウムの混晶でインジウムの組成がOからlの半導体
で形成しても良い。また絶縁層は、砒化アルミニウムガ
リウムの混晶でアルミニウムの組成が0.5から1の半
導体で形成しても良い。
この時は砒化アルミニウムガリウムの選択エツチング液
として、例えば、弗酸:水−1=4を用いる。さらに、
」1記絶縁層は完全に除去する必要はなく、エミッタ領
域の側面に少し残留しても、九九絶縁性であるため大幅
な浮遊容量の増加にはつながらない。
上記製造方法を、より高周波特性に優れたベテロ接合バ
イポーラトランジスタに用いることもでき、この場合は
膜成長の時にベース層に用いた半導体よりも大きな禁制
帯幅を有する半導体をエミッタ層に用いればよい。さら
に、pnp型トランジスタにおいても適用しろる。
発明の効果 以上に記したように、本発明の構成のバイポーラトラン
ジスタの製造方法は、エミッタコンタクト領域間に絶縁
領域と外部ベース領域とを結晶成長で形成し、上記絶縁
領域を選択的に除去するので、上記外部ベース領域下の
接合容量がなくなり、従来のイオン注入方式に比べて外
部ベース領域とエミッタコンタクト領域間の浮遊容量が
大幅に低減できる。従って、Cbeが構造上はとんど最
小になるトランジスタを形成することができる。また、
真性ベース領域に比べて外部ベース領域を厚くできるの
で、Rbを大幅に低減でき高周波化に大きく貢献する。
【図面の簡単な説明】
第1図は本発明の一実施例におけるトランジスタの製造
方法を示す断面図、第2図は従来のトランジスタの構成
を示す断面図である。 21・・・・・・半絶縁性基板、22・・・・・・エミ
ッタコンタクト層、23・・・・・・エミッタ層、24
・旧・・ベースJul、25・・・・・・コレクタ層、
26・旧・・コレクタコンタクト層、27・・・・・・
エミッタ電極、28・・団・ベース電極、29・・・・
・・コレクタ電極、3I・・・・・・絶縁層、32・・
・・・・外部ベース層、41・・・・・・第一のマスク
、42・・・・・・第二のマスク。 代理人の氏名 弁理士 粟野重孝 はか1名〕コ 、ノ 派

Claims (4)

    【特許請求の範囲】
  1. (1)半絶縁性基板上に、基板側から少なくともエミッ
    タコンタクト領域となるエミッタコンタクト層と、エミ
    ッタ領域となるエミッタ層と、真性ベース領域となるベ
    ース層と、コレクタ領域となるコレクタ層との多層膜を
    形成する工程と、上記多層膜上に第一のマスクを形成す
    る工程と、上記第一のマスクを用いて上記多層膜の周辺
    を上記エミッタコンタクト層まで除去する工程と、上記
    基板上に基板側から少なくとも絶縁層と、外部ベース領
    域となる外部ベース層とを結晶成長により形成する工程
    と、上記第一のマスクを除去する工程と、少なくとも上
    記第一のマスク下にあった領域の一部と上記一部に続く
    上記外部ベース層の部分とを覆うように第二のマスクを
    形成する工程と、上記第二のマスクを用いて少なくとも
    上記外部ベース層の周辺を除去する工程と、少なくとも
    上記絶縁層の一部を選択的に除去する工程とを有するこ
    とを特徴とするバイポーラトランジスタの製造方法。
  2. (2)ベース層に用いる半導体よりも禁制帯幅の大きい
    半導体をエミッタ層に用いる工程を有することを特徴と
    する請求項(1)記載のバイポーラトランジスタの製造
    方法。
  3. (3)外部ベースに用いる半導体として砒化インジウム
    ガリウムの混晶でインジウムの組成比が0から1の半導
    体、絶縁層に用いる半導体としてゲルマニウムを用いる
    工程を有することを特徴とする請求項(2)記載のバイ
    ポーラトランジスタの製造方法。
  4. (4)外部ベースに用いる半導体として砒化インジウム
    ガリウムの混晶でインジウムの組成比が0から1の半導
    体、絶縁層に用いる半導体として砒化アルミニウムガリ
    ウムの混晶でアルミニウムの組成比が0.5から1の半
    導体を用いる工程を有することを特徴とする請求項(2
    )記載のバイポーラトランジスタの製造方法。
JP31543388A 1988-12-14 1988-12-14 バイポーラトランジスタの製造方法 Pending JPH02159723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31543388A JPH02159723A (ja) 1988-12-14 1988-12-14 バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31543388A JPH02159723A (ja) 1988-12-14 1988-12-14 バイポーラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH02159723A true JPH02159723A (ja) 1990-06-19

Family

ID=18065315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31543388A Pending JPH02159723A (ja) 1988-12-14 1988-12-14 バイポーラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH02159723A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61294857A (ja) * 1985-06-21 1986-12-25 Matsushita Electric Ind Co Ltd バイポ−ラトランジスタの製造方法
JPS62273755A (ja) * 1986-05-21 1987-11-27 Nec Corp 電界効果トランジスタおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61294857A (ja) * 1985-06-21 1986-12-25 Matsushita Electric Ind Co Ltd バイポ−ラトランジスタの製造方法
JPS62273755A (ja) * 1986-05-21 1987-11-27 Nec Corp 電界効果トランジスタおよびその製造方法

Similar Documents

Publication Publication Date Title
US5166081A (en) Method of producing a bipolar transistor
US5525818A (en) Reducing extrinsic base-collector capacitance
US5147775A (en) Method of fabricating a high-frequency bipolar transistor
JPH04278545A (ja) 半導体装置および半導体装置の製造方法
JP3262056B2 (ja) バイポーラトランジスタとその製造方法
JPH05109750A (ja) 半導体装置及びその製造方法
US5434091A (en) Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain
US5783966A (en) Reducing junction capacitance and increasing current gain in collector-up bipolar transistors
JP2718117B2 (ja) バイポーラトランジスタの製造方法
JPH02159723A (ja) バイポーラトランジスタの製造方法
JPH02159036A (ja) バイポーラトランジスタの製造方法
JPH031542A (ja) バイポーラトランジスタの製造方法
JP2718116B2 (ja) バイポーラトランジスタの製造方法
JP2623655B2 (ja) バイポーラトランジスタおよびその製造方法
JP2718115B2 (ja) バイポーラトランジスタの製造方法
JP2718114B2 (ja) バイポーラトランジスタの製造方法
JPS6354767A (ja) バイポ−ラトランジスタとその製造方法
JPH02158138A (ja) バイポーラトランジスタの製造方法
JPH02158137A (ja) バイポーラトランジスタの製造方法
JPH031543A (ja) パイポーラトランジスタの製造方法
JP2841380B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH0824126B2 (ja) バイポ−ラトランジスタおよびその製造方法
JPH0661431A (ja) 半導体装置及びその製造方法
JPH0824124B2 (ja) バイポ−ラトランジスタの製造方法
JPH0824125B2 (ja) バイポ−ラトランジスタおよびその製造方法