JPH0824124B2 - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPH0824124B2 JPH0824124B2 JP62186174A JP18617487A JPH0824124B2 JP H0824124 B2 JPH0824124 B2 JP H0824124B2 JP 62186174 A JP62186174 A JP 62186174A JP 18617487 A JP18617487 A JP 18617487A JP H0824124 B2 JPH0824124 B2 JP H0824124B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semi
- emitter
- collector
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラトランジスタの製造方法に関す
るものである。
るものである。
従来の技術 半導体装置の動向は、高密度集積化と高速化・高周波
化にある。バイポーラトランジスタにおいて、高周波化
を考える場合の基本的性能因子の一つに最大発振数端数
fmaxがある。fmaxは一般につぎの式で表わされる。
化にある。バイポーラトランジスタにおいて、高周波化
を考える場合の基本的性能因子の一つに最大発振数端数
fmaxがある。fmaxは一般につぎの式で表わされる。
（fmax）２＝fT/（８πRb Cbc） …（１） ここで、fTは最大遮断周波数、Rbはベース抵抗、Cbc
はベース・コレクタ間容量である。従って、Cbcの低減
はバイポーラトランジスタにおける高周波化の必要事項
である。
はベース・コレクタ間容量である。従って、Cbcの低減
はバイポーラトランジスタにおける高周波化の必要事項
である。
最近高周波デバイスとて、シリコンよりも速い電子移
動度を有する砒化ガリウム系を用いたヘテロ接合バイポ
ーラトランジスタが注目されている。このヘテロ接合バ
イポーラトランジスタでは、外部ベース領域直下のコレ
クタ層のキャリアをイオン注入で減少させて半絶縁化
し、その領域の接合容量をなくすことで、Cbcを低減し
ていた。その例を第３図を示す。
動度を有する砒化ガリウム系を用いたヘテロ接合バイポ
ーラトランジスタが注目されている。このヘテロ接合バ
イポーラトランジスタでは、外部ベース領域直下のコレ
クタ層のキャリアをイオン注入で減少させて半絶縁化
し、その領域の接合容量をなくすことで、Cbcを低減し
ていた。その例を第３図を示す。
半導体基板１上に、ｎ型不純物を高濃度に含有したコ
レクタコンタクト層２、ｎ型不純物を含有したコレクタ
層３、ｐ型不純物を高濃度に含有したベース層４、ヘテ
ロ接合を形成するためにベース層よりも大きい禁制帯幅
を有する半導体からなる、ｎ型不純物を含有したエミッ
タ層５およびｎ型不純物を高濃度に含有したエミッタコ
ンタクト層６が順に形成され、各層上にオーミック接触
するコレクタ電極12、ベース電極14およびエミッタ電極
16がそれぞれ形成されている。また、外部ベース領域直
下のコレクタ層にはイオン注入によりキャリアの低減さ
れた半絶縁化層10が形成されている。例えば第18回固体
素子・材料コンファレンス、LN−Ｄ−９−3 1986年。
レクタコンタクト層２、ｎ型不純物を含有したコレクタ
層３、ｐ型不純物を高濃度に含有したベース層４、ヘテ
ロ接合を形成するためにベース層よりも大きい禁制帯幅
を有する半導体からなる、ｎ型不純物を含有したエミッ
タ層５およびｎ型不純物を高濃度に含有したエミッタコ
ンタクト層６が順に形成され、各層上にオーミック接触
するコレクタ電極12、ベース電極14およびエミッタ電極
16がそれぞれ形成されている。また、外部ベース領域直
下のコレクタ層にはイオン注入によりキャリアの低減さ
れた半絶縁化層10が形成されている。例えば第18回固体
素子・材料コンファレンス、LN−Ｄ−９−3 1986年。
発明が解決しようとする問題点 しかし上記のような構成では、半絶縁化層の下にコレ
クタ電極用の引出し層であるコレクタコンタクト層が存
在するために、外部ベース領域直下に依然として、その
ベース領域とコレクタコンタクト層を電極とする平行平
板コンデンサーのような浮遊容量が存在し、Cbcの低減
には構造上の限界がある。かつ外部ベース領域を通過し
てイオン注入を行いので上記領域の結晶性が悪くなり、
抵抗が増加する。このとこは、トランジスタをより高周
波化する上で問題であった。
クタ電極用の引出し層であるコレクタコンタクト層が存
在するために、外部ベース領域直下に依然として、その
ベース領域とコレクタコンタクト層を電極とする平行平
板コンデンサーのような浮遊容量が存在し、Cbcの低減
には構造上の限界がある。かつ外部ベース領域を通過し
てイオン注入を行いので上記領域の結晶性が悪くなり、
抵抗が増加する。このとこは、トランジスタをより高周
波化する上で問題であった。
本発明は、上記の問題点を大きく改良するもので、外
部ベース領域の抵抗を増加させることなく、外部ベース
領域直下の浮遊容量を解消してCbcを構造上ほとんど最
小にする構成を有するバイポーラトランジスタの製造方
法を提供することを目的とする。
部ベース領域の抵抗を増加させることなく、外部ベース
領域直下の浮遊容量を解消してCbcを構造上ほとんど最
小にする構成を有するバイポーラトランジスタの製造方
法を提供することを目的とする。
問題点を解決するための手段 上記問題点を解決するため、本発明のバイポーラトラ
ンジスタの製造方法は、半絶縁性基板上に、第１の導電
型のコレクタコンタクト層と、第１の導電型のコレクタ
層とを含む第１の多層膜を結晶成長する工程と、前記第
１の多層膜上に第１のマスクを形成し、前記マスクの周
辺の表面層から少なくとも前記半絶縁性基板までを半絶
縁化させる第１の半絶縁性領域を形成し、前記コレクタ
コンタクト層を前記第１のマスクと平行に延びるように
する工程と、前記第１の多層膜上に、第２の導電型のベ
ース層と、第１の導電型のエミッタ層とを含む第２の多
層膜を結晶成長する工程と、前記エミッタコンタクト層
上から両側の前記第１の半絶縁性領域に延びるように第
２のマスクを形成し、前記第２のマスクの周辺の表面層
から少なくとも前記ベース層までを半絶縁化させる第２
の半絶縁性領域を形成する工程と、前記第１の半絶縁性
領域上以外の前記エミッタ層上にエミッタ電極を形成
し、それをマスクとして、周辺の前記エミッタ層をエッ
チング除去して前記ベース層を露出させ、エミッタ領域
を形成する工程と、前記エミッタ電極の引き出し方向と
反対側の前記コレクタコンタクト層上に、コレクタ電極
を形成する工程と、前記第２の半絶縁性領域上以外の前
記ベース層上から、前記エミッタ電極およびコレクタ電
極の引き出し方向に対して垂直方向に引き出されたベー
ス電極を形成する工程とを備えたバイポーラトランジス
タの製造方法とする。またエミッタとコレクタとが逆転
したトランジスタも同様に製造できる。
ンジスタの製造方法は、半絶縁性基板上に、第１の導電
型のコレクタコンタクト層と、第１の導電型のコレクタ
層とを含む第１の多層膜を結晶成長する工程と、前記第
１の多層膜上に第１のマスクを形成し、前記マスクの周
辺の表面層から少なくとも前記半絶縁性基板までを半絶
縁化させる第１の半絶縁性領域を形成し、前記コレクタ
コンタクト層を前記第１のマスクと平行に延びるように
する工程と、前記第１の多層膜上に、第２の導電型のベ
ース層と、第１の導電型のエミッタ層とを含む第２の多
層膜を結晶成長する工程と、前記エミッタコンタクト層
上から両側の前記第１の半絶縁性領域に延びるように第
２のマスクを形成し、前記第２のマスクの周辺の表面層
から少なくとも前記ベース層までを半絶縁化させる第２
の半絶縁性領域を形成する工程と、前記第１の半絶縁性
領域上以外の前記エミッタ層上にエミッタ電極を形成
し、それをマスクとして、周辺の前記エミッタ層をエッ
チング除去して前記ベース層を露出させ、エミッタ領域
を形成する工程と、前記エミッタ電極の引き出し方向と
反対側の前記コレクタコンタクト層上に、コレクタ電極
を形成する工程と、前記第２の半絶縁性領域上以外の前
記ベース層上から、前記エミッタ電極およびコレクタ電
極の引き出し方向に対して垂直方向に引き出されたベー
ス電極を形成する工程とを備えたバイポーラトランジス
タの製造方法とする。またエミッタとコレクタとが逆転
したトランジスタも同様に製造できる。
作用 上記構成のバイポーラトランジスタは、外部ベース領
域とコレクタコンタクト領域の重なり部分の面積は、エ
ミッタ長にかかわりなく、一定の小さな値に保つことが
でき、従来の構成によるバイポーラトランジスタよりも
さらにCbcを低減でき、構造上Cbcをほとんど最小にす
る。かつベース層を形成する前に、イオン注入を行うの
で、上記領域の抵抗を増加させることがなく、トランジ
スタの高周波化に大きく貢献する。また、上記構成は基
板側にエミッタ層を有する、エミッタとコレクタの位置
が逆転したトランジスタにおいても、さらに、npn型あ
るいはpnp型トランジスタいずれでも同様に適用しう
る。
域とコレクタコンタクト領域の重なり部分の面積は、エ
ミッタ長にかかわりなく、一定の小さな値に保つことが
でき、従来の構成によるバイポーラトランジスタよりも
さらにCbcを低減でき、構造上Cbcをほとんど最小にす
る。かつベース層を形成する前に、イオン注入を行うの
で、上記領域の抵抗を増加させることがなく、トランジ
スタの高周波化に大きく貢献する。また、上記構成は基
板側にエミッタ層を有する、エミッタとコレクタの位置
が逆転したトランジスタにおいても、さらに、npn型あ
るいはpnp型トランジスタいずれでも同様に適用しう
る。
実施例 以下、本発明の一実施例を第１図、第２図に基づいて
説明する。
説明する。
第１図（ａ）〜（ｄ）は、本発明の一実施例における
砒化ガリウム系npn型バイポーラトランジスタの製造方
法を示す断面図である。第２図は完成した上記トランジ
スタを、鉛直方向から見たときの構成図である。まず、
半絶縁性砒化ガリウム基板61上に、ｎ型不純物を高濃度
を含有したコレクタコンタクト層62、ｎ型不純物を含有
したコレクタ層63および保護膜85を順に膜成長により形
成し、上記保護膜85の上にレジスト89を形成して、周辺
に酸素イオンが少なくとも上記半絶縁性砒化ガリウム基
板61まで到達するように注入し、第一酸素イオン注入層
72を形成する。（第１図（ａ））次に上記保護膜85およ
び上記レジスト89を除去して、ｐ型不純物を高濃度に含
有したベース層64、ｎ型不純物を含有したエミッタ層65
およびｎ型不純物を高濃度に含有したエミッタコンタク
ト層66、を順に膜成長により形成し、金属マスク77を用
いて周辺に酸素イオンを少なくとも上記第一酸素イオン
注入層72まで達するように注入し、第二酸素イオン注入
層71を形成する。熱処理により、酸素イオン注入層の結
晶性を回復させた後、金ゲルマニウム系合金で上記コレ
クタ層63に重なるようにエミッタ電極86を形成し、それ
をマスクとした湿式エッチングにより、ベース層64を露
出する。レジストをマスクとした湿式エッチングと金ゲ
ルマニウム系合金の蒸着により、コレクタ電極82を上記
エミッタ電極86の引出し方向と反対側に形成した後、上
記エミッタ電極86と上記コレクタ電極82の熱処理を行
う。（第１図（ｃ）および第２図）最後に、金亜鉛系合
金を蒸着し、ベース電極84を形成する。（第１図（ｄ）
以上のようにして、本実施例におけるnpn型バイポーラ
トランジスタが完成する。
砒化ガリウム系npn型バイポーラトランジスタの製造方
法を示す断面図である。第２図は完成した上記トランジ
スタを、鉛直方向から見たときの構成図である。まず、
半絶縁性砒化ガリウム基板61上に、ｎ型不純物を高濃度
を含有したコレクタコンタクト層62、ｎ型不純物を含有
したコレクタ層63および保護膜85を順に膜成長により形
成し、上記保護膜85の上にレジスト89を形成して、周辺
に酸素イオンが少なくとも上記半絶縁性砒化ガリウム基
板61まで到達するように注入し、第一酸素イオン注入層
72を形成する。（第１図（ａ））次に上記保護膜85およ
び上記レジスト89を除去して、ｐ型不純物を高濃度に含
有したベース層64、ｎ型不純物を含有したエミッタ層65
およびｎ型不純物を高濃度に含有したエミッタコンタク
ト層66、を順に膜成長により形成し、金属マスク77を用
いて周辺に酸素イオンを少なくとも上記第一酸素イオン
注入層72まで達するように注入し、第二酸素イオン注入
層71を形成する。熱処理により、酸素イオン注入層の結
晶性を回復させた後、金ゲルマニウム系合金で上記コレ
クタ層63に重なるようにエミッタ電極86を形成し、それ
をマスクとした湿式エッチングにより、ベース層64を露
出する。レジストをマスクとした湿式エッチングと金ゲ
ルマニウム系合金の蒸着により、コレクタ電極82を上記
エミッタ電極86の引出し方向と反対側に形成した後、上
記エミッタ電極86と上記コレクタ電極82の熱処理を行
う。（第１図（ｃ）および第２図）最後に、金亜鉛系合
金を蒸着し、ベース電極84を形成する。（第１図（ｄ）
以上のようにして、本実施例におけるnpn型バイポーラ
トランジスタが完成する。
上記構成におけるコレクタ電極の引出し方向を、エミ
ッタ電極の引出し方向にとることも可能で、この場合は
コレクタ電極が形成できるように、コレクタコンタクト
層を少し伸張すればよい。
ッタ電極の引出し方向にとることも可能で、この場合は
コレクタ電極が形成できるように、コレクタコンタクト
層を少し伸張すればよい。
上記構成を、より高周波特性に優れたヘテロ接合バイ
ポーラトランジスタに用いることもでき、この場合は膜
成長の時にベース層に用いた半導体よりも大きな禁制帯
幅を有する半導体をエミッタ層に用いればよい。また同
様に、基板側にエミッタ層を有する、エミッタとコレク
タの位置が逆転したトランジスタにおいても、さらにpn
p型トランジスタにおいても適用しうる。
ポーラトランジスタに用いることもでき、この場合は膜
成長の時にベース層に用いた半導体よりも大きな禁制帯
幅を有する半導体をエミッタ層に用いればよい。また同
様に、基板側にエミッタ層を有する、エミッタとコレク
タの位置が逆転したトランジスタにおいても、さらにpn
p型トランジスタにおいても適用しうる。
発明の効果 以上に記したように、本発明の構成を有するバイポー
ラトランジスタの製造方法は、エミッタ電極およびコレ
クタ電極の引き出し方向に対して垂直方向に引き出され
たベース電極を形成するので、外部ベース領域とコレク
タコンタクト領域の重なり部分の面積は、エミッタ長に
かかわりなく、一定の小さな値に保つことができ、エミ
ッタ層の両側に隣接する、ベース電極取り出し部である
外部ベース領域直下に、基板まで到達する半絶縁化層を
有するので、外部ベース領域直下の浮遊容量をなくすこ
とができる。かつイオン注入は、ベース層を形成する前
に行われるので、上記領域の抵抗を増加させることがな
く、バイポーラトランジスタの高周波化に大きく貢献す
る。かつ上記構成は基多側にエミッタ層を有する、エミ
ッタとコレクタの位置が逆転したトランジスタにおいて
も適用可能で、この場合はベース・エミッタ間容量Cbc
が構造上ほとんど最小となる。
ラトランジスタの製造方法は、エミッタ電極およびコレ
クタ電極の引き出し方向に対して垂直方向に引き出され
たベース電極を形成するので、外部ベース領域とコレク
タコンタクト領域の重なり部分の面積は、エミッタ長に
かかわりなく、一定の小さな値に保つことができ、エミ
ッタ層の両側に隣接する、ベース電極取り出し部である
外部ベース領域直下に、基板まで到達する半絶縁化層を
有するので、外部ベース領域直下の浮遊容量をなくすこ
とができる。かつイオン注入は、ベース層を形成する前
に行われるので、上記領域の抵抗を増加させることがな
く、バイポーラトランジスタの高周波化に大きく貢献す
る。かつ上記構成は基多側にエミッタ層を有する、エミ
ッタとコレクタの位置が逆転したトランジスタにおいて
も適用可能で、この場合はベース・エミッタ間容量Cbc
が構造上ほとんど最小となる。
第１図（ａ）〜（ｄ）は、本発明の一実施例におけるト
ランジスタの製造方法を示す断面図、第２図は完成した
上記トランジスタを、鉛直方向から見たときの構成図、
第３図は従来のトランジスタの構成を示す断面図であ
る。 61……半絶縁性砒化ガリウム基板、62……コレクタコン
タクト層、63……コレクタ層、64……ベース層、65……
エミッタ層、66……エミッタコンタクト層、71……第二
酸素イオン注入層、72……第一酸素イオン注入層、77…
…金属マスク、82……コレクタ電極、84……ベース電
極、85……保護膜、86……エミッタ電極、89……レジス
ト。
ランジスタの製造方法を示す断面図、第２図は完成した
上記トランジスタを、鉛直方向から見たときの構成図、
第３図は従来のトランジスタの構成を示す断面図であ
る。 61……半絶縁性砒化ガリウム基板、62……コレクタコン
タクト層、63……コレクタ層、64……ベース層、65……
エミッタ層、66……エミッタコンタクト層、71……第二
酸素イオン注入層、72……第一酸素イオン注入層、77…
…金属マスク、82……コレクタ電極、84……ベース電
極、85……保護膜、86……エミッタ電極、89……レジス
ト。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−49662（ＪＰ，Ａ) 特開 昭60−95969（ＪＰ，Ａ) 特開 昭59−210669（ＪＰ，Ａ) 特開 昭62−47158（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半絶縁性基板上に、第１の導電型のコレク
タコンタクト層と、第１の導電型のコレクタ層とを含む
第１の多層膜を結晶成長する工程と、 前記第１の多層膜上に第１のマスクを形成し、前記マス
クの周辺の表面層から少なくとも前記半絶縁性基板まで
を半絶縁化させる第１の半絶縁性領域を形成し、前記コ
レクタコンタクト層を前記第１のマスクと平行に延びる
ようにする工程と、 前記第１の多層膜上に、第２の導電型のベース層と、第
１の導電型のエミッタ層とを含む第２の多層膜を結晶成
長する工程と、 前記エミッタコンタクト層上から両側の前記第１の半絶
縁性領域に延びるように第２のマスクを形成し、前記第
２のマスクの周辺の表面層から少なくとも前記ベース層
までを半絶縁化させる第２の半絶縁性領域を形成する工
程と、 前記第１の半絶縁性領域上以外の前記エミッタ層上にエ
ミッタ電極を形成し、それをマスクとして、周辺の前記
エミッタ層をエッチング除去して前記ベース層を露出さ
せ、エミッタ領域を形成する工程と、 前記エミッタ電極の引き出し方向と反対側の前記コレク
タコンタクト層上に、コレクタ電極を形成する工程と、 前記第２の半絶縁性領域上以外の前記ベース層上から、
前記エミッタ電極およびコレクタ電極の引き出し方向に
対して垂直方向に引き出されたベース電極を形成する工
程とを備えたことを特徴とするバイポーラトランジスタ
の製造方法。 - 【請求項２】半絶縁性基板上に、第１の導電型のエミッ
タコンタクト層と、第１の導電型のエミッタ層とを含む
第１の多層膜を結晶成長する工程と、 前記第１の多層膜上に第１のマスクを形成し、前記マス
クの周辺の表面層から少なくとも前記半絶縁性基板まで
を半絶縁化させる第１の半絶縁性領域を形成し、前記エ
ミッタコンタクト層を前記第１のマスクと平行に延びる
ようにする工程と、 前記第１の多層膜上に、第２の導電型のベース層と、第
１の導電型のコレクタ層とを含む第２の多層膜を結晶成
長する工程と、 前記コレクタコンタクト層上から両側の前記第１の半絶
縁性領域に延びるように第２のマスクを形成し、前記第
２のマスクの周辺の表面層から少なくとも前記ベース層
までを半絶縁化させる第２の半絶縁性領域を形成する工
程と、 前記第１の半絶縁性領域上以外の前記コレクタ層上にコ
レクタ電極を形成し、それをマスクとして、周辺の前記
コレクタ層をエッチング除去して前記ベース層を露出さ
せ、エミッタ領域を形成する工程と、 前記コレクタ電極の引き出し方向と反対側の前記エミッ
タコンタクト層上に、エミッタ電極を形成する工程と、 前記第２の半絶縁性領域上以外の前記ベース層上から、
前記コレクタ電極およびエミッタ電極の引き出し方向に
対して垂直方向に引き出されたベース電極を形成する工
程とを備えたことを特徴とするバイポーラトランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62186174A JPH0824124B2 (ja) | 1987-07-24 | 1987-07-24 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62186174A JPH0824124B2 (ja) | 1987-07-24 | 1987-07-24 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6430266A JPS6430266A (en) | 1989-02-01 |
| JPH0824124B2 true JPH0824124B2 (ja) | 1996-03-06 |
Family
ID=16183685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62186174A Expired - Lifetime JPH0824124B2 (ja) | 1987-07-24 | 1987-07-24 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824124B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0353792U (ja) * | 1989-09-27 | 1991-05-24 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3380047D1 (en) * | 1982-09-17 | 1989-07-13 | France Etat | Ballistic heterojunction bipolar transistor |
| JPS6095969A (ja) * | 1983-10-31 | 1985-05-29 | Matsushita Electronics Corp | 半導体集積回路の製造方法 |
| JPS6249662A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6247158A (ja) * | 1985-08-26 | 1987-02-28 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
-
1987
- 1987-07-24 JP JP62186174A patent/JPH0824124B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6430266A (en) | 1989-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US3817794A (en) | Method for making high-gain transistors | |
| JPH0824124B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0824127B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0824126B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718117B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH0824125B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JP2718114B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718115B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH02159036A (ja) | バイポーラトランジスタの製造方法 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0638426B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2580281B2 (ja) | バイポーラトランジスタ素子 | |
| JP3131986B2 (ja) | バイポーラトランジスタ | |
| JPH0638425B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS61294862A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 |