JPH02159036A - バイポーラトランジスタの製造方法 - Google Patents

バイポーラトランジスタの製造方法

Info

Publication number
JPH02159036A
JPH02159036A JP31404188A JP31404188A JPH02159036A JP H02159036 A JPH02159036 A JP H02159036A JP 31404188 A JP31404188 A JP 31404188A JP 31404188 A JP31404188 A JP 31404188A JP H02159036 A JPH02159036 A JP H02159036A
Authority
JP
Japan
Prior art keywords
layer
region
external base
collector
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31404188A
Other languages
English (en)
Inventor
Toshimichi Ota
順道 太田
Masaki Inada
稲田 雅紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP31404188A priority Critical patent/JPH02159036A/ja
Publication of JPH02159036A publication Critical patent/JPH02159036A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラトランジスタの製造方法に関する
ものである。
従来の技術 半導体装置の動向は、高密度集積化と高速化・高周波化
にある。バイポーラトランジスタにおいて、高周波化を
考える場合の基本的性能因子の一つに最大発振周波数f
…axがある。fmaxは一般につぎの式で表わされる
(fo+ax)2=fT/(8zRb  Cbc)−−
(1)ここで、rTは最大遮断周波数、Rbはベース抵
抗、Cbcはベース・コレクタ間容量である。
従って、RbおよびCbcの低減はバイポーラトランジ
スタにおける高周波化の必要事項である。
最近高周波デバイスとして、シリコンよりも速い電子移
動度を有する砒化ガリウム系を用いたヘテロ接合バイポ
ーラトランジスタがン主目されている。ヘテロ接合バイ
ポーラトランジスタでは、ベースの半導体よりも大きな
禁制帯幅を有する半導体をエミッタに用い、エミッタ・
ベース間でヘテロ接合が形成されている。これにより、
ベース側からエミッタ側へのキャリア注入が低減される
ため、高周波化のためベースを薄(かつ高濃度にしても
充分な電流増幅率が得られるという利点がある。従来の
へテロ接合バイポーラトランジスタは、エミッタ領域直
下の真性ベース領域から引き出された外部ベース領域下
のコレクタ層のキャリアをイオン注入で減少させて絶縁
化し、その領域の接合容量をなくすことで、Cbcを低
減していた。
また、上記イオン注入により上記外部ベース領域の結晶
性が悪くなり抵抗が増加するため、さらに不純物を上記
外部ベース領域にイオン注入してキャリアを増加させ、
Rbを低減していた。その例を第2図に示す。
半導体基板1上に、n型不純物を高濃度に含有したコレ
クタコンタクト領域2、n型不純物を含有したコレクタ
領域3、p型不純物を高濃度に含有した真性ベース領域
4、ヘテロ接合を形成するためにベース領域よりも大き
い禁制帯幅を有する半導体からなる、n型不純物を含有
したエミッタ領域5およびn型不純物を高瀝度に含有し
たエミッタコンタクト領域6が順に形成され、抵抗を低
減させるためのp型不純物をイオン注入した外部ベース
領域12が、外部ベース領域12直下のコレクタ層には
イオン注入によりキャリアを低減された絶縁領域11が
形成され、周辺にはイオン注入により絶縁化された素子
間分離領域13が形成されている。また、コレクタコン
タクト領域2、外部ベース領域12およびエミッタコン
タクト領域6上にそれぞれオーミック接触するコレクタ
電極7、ベース電橋8およびエミッタ電極9が形成され
ている。例えば、l EEE  エレクトロンデバイス
 レターズvo1. EDl、−5,310(1984
)。
発明が解決しようとする課題 しかし上記のような構成では、絶縁領域の下にコレクタ
電極の引出し用であるコレクタコンタクト領域が存在す
るために、外部ベース領域直下に依然として、その外部
ベース領域とコレクタコンタクト領域を電極とする平行
平板コンデンサーのような浮遊容量が存在する。さらに
、Rbを低減するために、上記外部ベース領域内にイオ
ン注入されたp型不純物が下方に拡散すると、Cbcが
増加するという矛盾があった。従って、RbCbcの低
減には構造上の限界があり、トランジスタをより高周波
化する上で問題であった。
本発明は、上記の問題点を大きく改良するもので、外部
ベース領域直下の浮遊容量を大幅に解消することにより
、Cbcを構造上はとんど最小にするバイポーラトラン
ジスタの製造方法を提供することを目的とする。
課題を解決するための手段 上記課題を解決するため、本発明のバイポーラトランジ
スタの製造方法は、半絶縁性載板上に、基板側から少な
くともコレクタコンタクト領域となるコレクタコンタク
ト層と、コレクタ領域となるコレクタ層と、真性ベース
領域となるベース層と、エミッタ領域となるエミッタ層
との多層11りを形成する工程と、上記多層膜上に第一
のマスクを形成する工程と、上記第一のマスクを用いて
上記多層■ダの周辺を上記コレクタコンタクト層まで除
去する工程と、上記基板上に基板側から少なくとも絶縁
層と、外部ベース領域となる外部ベース層とを結晶成長
により形成する工程と、上記第一のマスクを除去する工
程と、少なくとも上記第一のマスク下にあった領域の一
部と上記一部に続< 上記外部ベース層の部分とを覆う
ように第二のマスクを形成する−[程と、上記第二のマ
スクを用いて少なくとも上記外部ベース層の周辺を除去
する工程と、少なくとも一ヒ記絶縁層の一部を選択的に
除去する工程とを有することを特徴とする。
作用 上記構成のバイポーラトランジスタの製造方法は、コレ
クタコンタクト領域上に絶縁領域と外部ベース領域とを
結晶成長で形成し、上記絶縁領域を選択的に除去するの
で、上記外部ベース領域下の接合容槽がなくなり、従来
のイオン注入方式に比べて外部ベース領域とコレクタコ
ンタクト領域間の浮遊容量が大幅に低減できる。従って
Cbcが構造上はとんど最小になるトランジスタを形成
することができる。また、外部へ一ス領域を厚くできる
ので、Rbを大幅に低減でき高周波化に大きく貢献する
実施例 以上、本発明の一実施列を第1図に基づいて説明する。
第1図(al〜(d)は、本発明の実施例における砒化
ガリウム系npn型バイポーラトランジスタの製造方法
を示す断面図である。まず砒化ガリウムの半絶縁性基板
21上に、コレクタコンタクト領域となる、n型不純物
を高濃度に含有したコレクタコンタクト層22、コレク
タ領域となる、n型不純物を含有したコレクタ層23、
真性ベース領域となる、p型不純物を高濃度に含有した
ベース層24、エミッタ領域となる、n型不純物を含有
したエミッタ層25、およびエミ・ンタコンタクト領域
となる、n型不純物を高濃度に含有したエミッタコンタ
クト層26の多層膜を砒化ガリウムの結晶成長により形
成し、エミッタコンタクトI?126の−に−,に第一
のマスク41をシリコンの酸化膜環ヲ用いて形成して、
上記多層膜の周辺を湿式エンチング(例えば、硫酸:過
酸化水素:水−2+12)で少なくとも上記コレクタコ
ンタクト層22まで除去する(第1図(a))。次に、
絶縁領域となる、不純物を含有しない絶縁層31をゲル
マニウムの結晶成長で、外部ベース領域となる、p型不
純物を高濃度に含有した外部ベース層32を砒化ガリウ
ムの結晶成長で形成する。この時上記第−のマスク41
kに不要な非晶質の半導体が形成されるが、上記第一の
マスク41を除去することにより同時に除去される(第
1図(b))。第二のマスク42をレジスト等を用いて
、少なくとも上記エミッタコンタクト層26の一部と上
記外部ベース層32の一部を覆うように形成し、上記外
部ベース層32の周辺を湿式エツチング(例えば、硫酸
:過酸化水素:水−1:l:12)で除去すする。次に
、上記絶縁層31を湿式エツチング(例えば、過酸化水
素:水−1;4)で選択的に除去し、上記コレクタコン
タクト層22の頭出しを行う(第1図(C))。以上に
より、第一のマスク41でコレクタ層23、ベース層2
4、エミッタ層25およびエミッタコンタクト層26か
らそれぞれコレクタ領域、真性へ−大領域、エミッタ領
域およびエミッタコンタクト領域が、また第二のマスク
42で外部ベース層32から外部ベース領域がそれぞれ
に形成される。最後に、上記コレクタコンタクト領域2
2上にコレクタ電極27、上記外部ベース領域32上に
ベース電極28、上記エミッタコンタクト領域26上に
エミッタ電極29をそれぞれ形成し、本実施例における
npn型バイポーラトランジスタが完成する(第1図(
d))。
ト記製造方法における外部ベース層は、砒化インジウム
ガリウムの混晶でインジウムの組成が0から1の半導体
で形成しても良い、また絶縁層は、砒化アルミニウムガ
リウムの混晶でアルミニウムの組成が0.5から1の半
導体で形成しても良い。
この時は砒化アルミニウムガリウムの選択エツチング液
として、例えば、弗酸;水−1:4を用いる。さらに、
上記絶縁層は完全に除去する必要はなく、コレクタ領域
の側面に少し残留しても、元元絶縁性であるため大幅な
浮遊容量の増加にはつながらない。
上記製造方法を、より高周波特性に優れたヘテロ接合バ
イポーラトランジスタに用いることもでき、この場合は
膜成長の時にベース層に用いた半導体よりも大きな禁制
帯幅を有する半導体をエミッタ層に用いればよい。さら
に、pnp型トランジスタにおいても適用しうる。
発明の効果 以上に記したように、本発明の構成のバイポーラトラン
ジスタの製造方法は、コレクタコンタクト領域上に絶縁
領域と外部ベース領域とを結晶成長で形成し、上記絶縁
領域を選択的に除去するので、上記外部ベース領域下の
接合容量がなくなり、従来のイオン注入方式に比べて外
部ベース領域とコレクタコンタクト領域間の浮遊容量が
大幅に低減できる。従って、Cbcが構造上はとんど最
小になるトランジスタを形成することができる。また、
真性ベース領域に比べて外部ベース領域を厚くできるの
で、Rbを大幅に低減でき高周波化に大きく貢献する。
【図面の簡単な説明】
第1図は本発明の一実施例におけるトランジスタの製造
方法を示す断面図、第2図は従来のトランジスタの構成
を示す断面図である。 21・・・・・・半絶縁性基板、22・・・・・・コレ
クタコンタクト層、23・・・・・・コレクタ層、24
・・・・・・ベースII、25・・・・・・エミッタI
L26・・・・・・エミッタコンタクト層、27・・・
・・・コレクタ電極、28・・・・・・ベース電極、2
9・・・・・・エミッタ電極、31・・・・・・絶縁層
、32・・・・・・外部ベースIi、41・・・・・・
第一のマスク、42・・・・・・第二のマスク。 代理人の氏名 弁理士 粟野重孝 はか1名ζq 派

Claims (4)

    【特許請求の範囲】
  1. (1)半絶縁性基板上に、基板側から少なくともコレク
    タコンタクト領域となるコレクタコンタクト層と、コレ
    クタ領域となるコレクタ層と、真性ベース領域となるベ
    ース層と、エミッタ領域となるエミッタ層との多層膜を
    形成する工程と、上記多層膜上に第一のマスクを形成す
    る工程と、上記第一のマスクを用いて上記多層膜の周辺
    を上記コレクタコンタクト層まで除去する工程と、上記
    基板上に基板側から少なくとも絶縁層と、外部ベース領
    域となる外部ベース層とを結晶成長により形成する工程
    と、上記第一のマスクを除去する工程と、少なくとも上
    記第一のマスク下にあった領域の一部と上記一部に続く
    上記外部ベース層の部分とを覆うように第二のマスクを
    形成する工程と、上記第二のマスクを用いて少なくとも
    上記外部ベース層の周辺を除去する工程と、少なくとも
    上記絶縁層の一部を選択的に除去する工程とを有するこ
    とを特徴とするバイポーラトランジスタの製造方法。
  2. (2)ベース層に用いる半導体よりも禁制帯幅の大きい
    半導体をエミッタ層に用いる工程を有することを特徴と
    する請求項(1)記載のバイポーラトランジスタの製造
    方法。
  3. (3)外部ベースに用いる半導体として砒化インジウム
    ガリウムの混晶でインジウムの組成比が0から1の半導
    体、絶縁層に用いる半導体としてゲルマニウムを用いる
    工程を有することを特徴とする請求項(2)記載のバイ
    ポーラトランジスタの製造方法。
  4. (4)外部ベースに用いる半導体とて砒化インジウムガ
    リウムの混晶でインジウムの組成比が0から1の半導体
    、絶縁層に用いる半導体として砒化アルミニウムガリウ
    ムの混晶でアルミニウムの組成比が0.5から1の半導
    体を用いる工程を有することを特徴とする請求項(2)
    記載のバイポーラトランジスタの製造方法。
JP31404188A 1988-12-13 1988-12-13 バイポーラトランジスタの製造方法 Pending JPH02159036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31404188A JPH02159036A (ja) 1988-12-13 1988-12-13 バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31404188A JPH02159036A (ja) 1988-12-13 1988-12-13 バイポーラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH02159036A true JPH02159036A (ja) 1990-06-19

Family

ID=18048502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31404188A Pending JPH02159036A (ja) 1988-12-13 1988-12-13 バイポーラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH02159036A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445976A (en) * 1994-08-09 1995-08-29 Texas Instruments Incorporated Method for producing bipolar transistor having reduced base-collector capacitance
US5702958A (en) * 1994-08-09 1997-12-30 Texas Instruments Incorporated Method for the fabrication of bipolar transistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273755A (ja) * 1986-05-21 1987-11-27 Nec Corp 電界効果トランジスタおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273755A (ja) * 1986-05-21 1987-11-27 Nec Corp 電界効果トランジスタおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445976A (en) * 1994-08-09 1995-08-29 Texas Instruments Incorporated Method for producing bipolar transistor having reduced base-collector capacitance
US5702958A (en) * 1994-08-09 1997-12-30 Texas Instruments Incorporated Method for the fabrication of bipolar transistors

Similar Documents

Publication Publication Date Title
US5166081A (en) Method of producing a bipolar transistor
US5525818A (en) Reducing extrinsic base-collector capacitance
EP0300803A2 (en) High-frequency bipolar transistor and its fabrication method
JP3262056B2 (ja) バイポーラトランジスタとその製造方法
US5434091A (en) Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain
JPH07283234A (ja) 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ
JPH098054A (ja) 半導体装置の製造方法
JPH02159036A (ja) バイポーラトランジスタの製造方法
JP2623655B2 (ja) バイポーラトランジスタおよびその製造方法
JP2718117B2 (ja) バイポーラトランジスタの製造方法
JPH031542A (ja) バイポーラトランジスタの製造方法
JP2718114B2 (ja) バイポーラトランジスタの製造方法
JP2718115B2 (ja) バイポーラトランジスタの製造方法
JPH02159723A (ja) バイポーラトランジスタの製造方法
JP2718116B2 (ja) バイポーラトランジスタの製造方法
JPH02158138A (ja) バイポーラトランジスタの製造方法
JPS61280665A (ja) ヘテロ接合バイポ−ラトランジスタ及びその製造方法
JPS6354767A (ja) バイポ−ラトランジスタとその製造方法
JPH02158137A (ja) バイポーラトランジスタの製造方法
JPH09246280A (ja) ヘテロ接合バイポーラトランジスタ
JP2976664B2 (ja) バイポーラトランジスタの製造方法
JP2979638B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2595780B2 (ja) 半導体装置およびその製造方法
JPH0824124B2 (ja) バイポ−ラトランジスタの製造方法
JPH0661431A (ja) 半導体装置及びその製造方法