JP2718114B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP2718114B2 JP2718114B2 JP31340188A JP31340188A JP2718114B2 JP 2718114 B2 JP2718114 B2 JP 2718114B2 JP 31340188 A JP31340188 A JP 31340188A JP 31340188 A JP31340188 A JP 31340188A JP 2718114 B2 JP2718114 B2 JP 2718114B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- region
- layer
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラトランジスタの製造方法に関す
るものである。
るものである。
従来の技術 半導体装置の動向は、高密度集積化当と高速化，高周
波化にある。バイポーラトランジスタにおいて、高周波
化を考える場合の基本的性能因子の一つに最大発振周波
数f maxがある。f maxは一般につぎの式で表される。
波化にある。バイポーラトランジスタにおいて、高周波
化を考える場合の基本的性能因子の一つに最大発振周波
数f maxがある。f maxは一般につぎの式で表される。
（f max）２＝fT/（８πRbCbc） ……（１） ここで、fTは最大遮断周波数で、エミッタ抵抗Reに関
与した項が含まれ、Reが大きくなるとfTは減少する。Rb
はベース抵抗、Cbcはベース，コレクタ間容量である。
従ってCbcの低減はバイポーラトランジスタにおける高
周波化の必要事項である。
与した項が含まれ、Reが大きくなるとfTは減少する。Rb
はベース抵抗、Cbcはベース，コレクタ間容量である。
従ってCbcの低減はバイポーラトランジスタにおける高
周波化の必要事項である。
最近高周波デバイスとして、シリコンよりも速い電子
移動度を有する砒化ガリウム系を用いたヘテロ接合バイ
ポーラトランジスタが注目されている。ヘテロ接合バイ
ポーラトランジスタでは、ベースの半導体よりも大きな
禁制帯幅を有する半導体体をエミッタに用い、エミッ
タ，ベース間でヘテロ接合が形成されている。これによ
り、ベース側からエミッタ側へのキャリア注入が低減さ
れるため、高周波化のためベースを薄くかつ高濃度にし
ても充分な電流増幅率が得られるという利点がある。従
来のヘテロ接合バイポーラトランジスタは、エミッタ領
域直下の真性ベース領域から引き出された外部ベース領
域下のコレクタ層のキャリアをイオン注入で減少させて
絶縁化し、その領域の接合容量をなくすことで、Cbcを
低減していた。また、上記イオン注入により上記外部ベ
ース領域の結晶性が悪くなり抵抗が増加するため、さら
に不純物を上記外部ベース領域にイオン注入してキャリ
アを増加させ、抵抗を低減していた。その例を第６図に
示す。
移動度を有する砒化ガリウム系を用いたヘテロ接合バイ
ポーラトランジスタが注目されている。ヘテロ接合バイ
ポーラトランジスタでは、ベースの半導体よりも大きな
禁制帯幅を有する半導体体をエミッタに用い、エミッ
タ，ベース間でヘテロ接合が形成されている。これによ
り、ベース側からエミッタ側へのキャリア注入が低減さ
れるため、高周波化のためベースを薄くかつ高濃度にし
ても充分な電流増幅率が得られるという利点がある。従
来のヘテロ接合バイポーラトランジスタは、エミッタ領
域直下の真性ベース領域から引き出された外部ベース領
域下のコレクタ層のキャリアをイオン注入で減少させて
絶縁化し、その領域の接合容量をなくすことで、Cbcを
低減していた。また、上記イオン注入により上記外部ベ
ース領域の結晶性が悪くなり抵抗が増加するため、さら
に不純物を上記外部ベース領域にイオン注入してキャリ
アを増加させ、抵抗を低減していた。その例を第６図に
示す。
半導体基板１上に、ｎ型不純物を高濃度に含有したコ
レクタコンタクト領域2,n型不純物を含有したコレクタ
領域3,p型不純物を高濃度に含有した真性ベース領域4,
ヘテロ接合を形成するためにベース領域よりも大きい禁
制帯幅を有する半導体からなる、ｎ型不純物を含有した
エミッタ領域５およびｎ型不純物を高濃度に含有したエ
ミッタコンタクト領域６が順に形成され、抵抗を低減さ
せるためのｐ型不純物をイオン注入した外部ベース領域
12が、外部ベース領域12直下のコレクタ層にはイオン注
入によりキャリアを低減された絶縁領域11が形成され、
周辺にはイオン注入により絶縁化された素子間分離領域
13が形成されている。また、コレクタコンタクト領域2,
外部ベース領域12およびエミッタコンタクト領域６上に
それぞれオーミック接触するコレクタ電極7,ベース電極
８およびエミッタ電極９が形成されている。例えばIEEE
エレクトロン デバイス レターズvol.EDL−5,310（19
84）。
レクタコンタクト領域2,n型不純物を含有したコレクタ
領域3,p型不純物を高濃度に含有した真性ベース領域4,
ヘテロ接合を形成するためにベース領域よりも大きい禁
制帯幅を有する半導体からなる、ｎ型不純物を含有した
エミッタ領域５およびｎ型不純物を高濃度に含有したエ
ミッタコンタクト領域６が順に形成され、抵抗を低減さ
せるためのｐ型不純物をイオン注入した外部ベース領域
12が、外部ベース領域12直下のコレクタ層にはイオン注
入によりキャリアを低減された絶縁領域11が形成され、
周辺にはイオン注入により絶縁化された素子間分離領域
13が形成されている。また、コレクタコンタクト領域2,
外部ベース領域12およびエミッタコンタクト領域６上に
それぞれオーミック接触するコレクタ電極7,ベース電極
８およびエミッタ電極９が形成されている。例えばIEEE
エレクトロン デバイス レターズvol.EDL−5,310（19
84）。
発明が解決しようとする課題 しかし上記のような構成では、絶縁領域の下にコレク
タ電極の引出し用であるコレクタコンタクト領域が存在
するために、外部ベース領域直下に依然として、その外
部ベース領域とコレクタコンタクト領域を電極とする平
行平板コンデンサーのような浮遊容量が存在する。さら
に、上記外部ベース領域内にイオン注入されたｐ型不純
物が下方に拡散すると、Cbcが増加するという欠点があ
った。従って、Cbcの低減には構造上の限界があり、ト
ランジスタをより高周波化する上で問題であった。
タ電極の引出し用であるコレクタコンタクト領域が存在
するために、外部ベース領域直下に依然として、その外
部ベース領域とコレクタコンタクト領域を電極とする平
行平板コンデンサーのような浮遊容量が存在する。さら
に、上記外部ベース領域内にイオン注入されたｐ型不純
物が下方に拡散すると、Cbcが増加するという欠点があ
った。従って、Cbcの低減には構造上の限界があり、ト
ランジスタをより高周波化する上で問題であった。
本発明は、上記の問題点を大きく改良するもので、外
部ベース領域直下の浮遊容量を解消することにより、Cb
cとReとを構造上ほとんど最小にするバイポーラトラン
ジスタの製造方法を提供することを目的とする。
部ベース領域直下の浮遊容量を解消することにより、Cb
cとReとを構造上ほとんど最小にするバイポーラトラン
ジスタの製造方法を提供することを目的とする。
課題を解決するための手段 上記課題を解決するため、本発明のバイポーラトラン
ジスタの製造方法は、半絶縁性基板上に、基板側から少
なくともコレクタコンタクト領域となるコレクタコンタ
クト層と、コレクタ領域となるコレクタ層と、外部ベー
ス領域および真性ベース領域となるベース層と、エミッ
タ領域となるエミッタ層との多層膜を形成する工程と、
上記多層膜上に第一のマスクを形成する工程と、上記第
一のマスクを用いて上記コレクタコンタクト層および上
記コレクタ層の周辺を上記多層膜表面からのイオン注入
で絶縁化し、コレクタコンタクト領域およびコレクタ領
域を形成する工程と、上記第一のマスクの一部を覆うよ
うに第二のマスクを形成する工程と、上記第二のマスク
に覆われていない上記第一のマスクの部分を除去する工
程と、上記第二のマスクを用いて上記ベース層の周辺を
上記多層膜表面からのイオン注入で絶縁化し、外部ベー
ス領域および真性ベース領域を形成する工程と、上記第
二のマスクを除去し上記第一のマスクの残りを第三のマ
スクとする工程と、上記第三のマスクを用いて上記エミ
ッタ層の周辺を除去し、エミッタ領域を形成する工程
と、上記第三のマスクを反転してエミッタ電極を形成す
る工程とを有することを特徴とする。
ジスタの製造方法は、半絶縁性基板上に、基板側から少
なくともコレクタコンタクト領域となるコレクタコンタ
クト層と、コレクタ領域となるコレクタ層と、外部ベー
ス領域および真性ベース領域となるベース層と、エミッ
タ領域となるエミッタ層との多層膜を形成する工程と、
上記多層膜上に第一のマスクを形成する工程と、上記第
一のマスクを用いて上記コレクタコンタクト層および上
記コレクタ層の周辺を上記多層膜表面からのイオン注入
で絶縁化し、コレクタコンタクト領域およびコレクタ領
域を形成する工程と、上記第一のマスクの一部を覆うよ
うに第二のマスクを形成する工程と、上記第二のマスク
に覆われていない上記第一のマスクの部分を除去する工
程と、上記第二のマスクを用いて上記ベース層の周辺を
上記多層膜表面からのイオン注入で絶縁化し、外部ベー
ス領域および真性ベース領域を形成する工程と、上記第
二のマスクを除去し上記第一のマスクの残りを第三のマ
スクとする工程と、上記第三のマスクを用いて上記エミ
ッタ層の周辺を除去し、エミッタ領域を形成する工程
と、上記第三のマスクを反転してエミッタ電極を形成す
る工程とを有することを特徴とする。
作用 上記構成のバイポーラトランジスタの製造方法は、コ
レクタコンタクト領域およびコレクタ領域をきめる第一
のマスクと、外部ベース領域をきめる第二のマスクとの
自己整合により、エミッタ領域とエミッタ電極をきめる
第三のマスクを形成するので、上記コレクタコンタクト
領域およびコレクタ領域と外部ベース領域が実効的に重
なることなく形成でき、高周波化に大きく貢献するCbc
が、構造上ほとんど最小になるトランジスタを形成する
ことができる。また、エミッタ電極を反転法で形成する
ためReを構造上最小にし、かつ微細なエミッタ領域にも
本発明を用いることができるので、高周波特性をさらに
改善する。
レクタコンタクト領域およびコレクタ領域をきめる第一
のマスクと、外部ベース領域をきめる第二のマスクとの
自己整合により、エミッタ領域とエミッタ電極をきめる
第三のマスクを形成するので、上記コレクタコンタクト
領域およびコレクタ領域と外部ベース領域が実効的に重
なることなく形成でき、高周波化に大きく貢献するCbc
が、構造上ほとんど最小になるトランジスタを形成する
ことができる。また、エミッタ電極を反転法で形成する
ためReを構造上最小にし、かつ微細なエミッタ領域にも
本発明を用いることができるので、高周波特性をさらに
改善する。
実施例 以下、本発明の一実施例を第１図に基づいて説明す
る。
る。
第１図は、本発明の実施例における砒化ガリウム系np
n型バイポーラトランジスタの製造方法を示す構成図で
ある。第１図（ａ），第２図（ａ），第３図（ａ），第
４図（ａ）、第５図（ａ）はトランジスタを上からみた
ときの構成図、第１図（ｂ），第２図（ｂ），第３図
（ｂ），第４図（ｂ），第５図（ｂ）は第１図（ａ）の
Ａ−Ａ′に沿っての断面図、第１図（ｃ），第２図
（ｃ），第３図（ｃ），第４図（ｃ），第５図（ｃ）は
第１図（ａ）のＢ−Ｂ′に沿っての断面図である。まず
砒化ガリウムの半絶縁性基板21上に、コレクタコンタク
ト領域となる、ｎ型不純物を高濃度に含有したコレクタ
コンタクト層22,コレクタ領域となる、ｎ型不純物を含
有したコレクタ層23,外部ベース領域および真性ベース
領域となる、ｐ型不純物を高濃度に含有したベース層2
4,エミッタ領域となる、ｎ型不純物を含有したエミッタ
層25,およびエミッタコンタクト領域となる、ｎ型不純
物を高濃度に含有したエミッタコンタクト層26を順に膜
成長により形成し、エミッタコンタクト層26の上に第一
のマスク41をシリコンの酸化膜等を用いて形成して、上
記コレクタコンタクト層22およびコレクタ層23の周辺に
表面から酸素イオン等を深く注入し、第一絶縁領域31を
形成する。続いて外部ベース抵抗低減のため、ベリリウ
ム等を注入し外部ベース層32を形成する（第１図
（ａ），（ｂ），（ｃ））。次に、第二のマスク43をア
ルミニウム等を用いて、上記第一のマスク41にまたがる
ように細長く形成し、上記第一のマスク41の上記第二の
マスク42に覆われていない部分を乾式エッチングで除去
する。続いて、少なくとも上記ベース層24の周辺に、表
面から酸素イオンを浅く注入し、第二絶縁領域33を形成
する（第２図（ａ），（ｂ），（ｃ））。さらに、上記
第二のマスク42を除去し、第一のマスク41の残りの部分
を第三のマスク43とする。この第三のマスク43を用い
て、上記エミッタ層25および上記エミッタコンタクト層
26の周辺を湿式エッチングで除去する（第３図（ａ），
（ｂ），（ｃ））。以上により、第一のマスク41でコレ
クタコンタクト層22およびコレクタ層23からコレクタコ
ンタクト領域およびコレクタ領域が、また第二のマスク
42で外部ベース層32から外部ベース領域がそれぞれ独立
に形成され、かつ第一のマスク41と第二のマスク42の自
己整合で形成された第三のマスク43でエミッタ層26から
エミッタ領域が形成されることになる。次に、熱処理に
よりイオン注入部分の結晶性を回復させた後、表面にレ
ジストを塗布し、乾式エッチングで上記第三のマスク43
の頭出しを行い、湿式エッチングで上記第三のマスク43
を除去して第四のマスク44を形成する（第４図（ａ），
（ｂ），（ｃ））。上記第四のマスク44を用いたリフト
オフ法でエミッタ電極29をエミッタコンタクト領域26上
に形成する。最後に、上記コレクタコンタクト領域22上
にコレクタ電極27,上記外部ベース領域32上にベース電
極28をそれぞれ形成し、本実施例におけるnpn型バイポ
ーラトランジスタが完成する（第５図（ａ），（ｂ），
（ｃ））。
n型バイポーラトランジスタの製造方法を示す構成図で
ある。第１図（ａ），第２図（ａ），第３図（ａ），第
４図（ａ）、第５図（ａ）はトランジスタを上からみた
ときの構成図、第１図（ｂ），第２図（ｂ），第３図
（ｂ），第４図（ｂ），第５図（ｂ）は第１図（ａ）の
Ａ−Ａ′に沿っての断面図、第１図（ｃ），第２図
（ｃ），第３図（ｃ），第４図（ｃ），第５図（ｃ）は
第１図（ａ）のＢ−Ｂ′に沿っての断面図である。まず
砒化ガリウムの半絶縁性基板21上に、コレクタコンタク
ト領域となる、ｎ型不純物を高濃度に含有したコレクタ
コンタクト層22,コレクタ領域となる、ｎ型不純物を含
有したコレクタ層23,外部ベース領域および真性ベース
領域となる、ｐ型不純物を高濃度に含有したベース層2
4,エミッタ領域となる、ｎ型不純物を含有したエミッタ
層25,およびエミッタコンタクト領域となる、ｎ型不純
物を高濃度に含有したエミッタコンタクト層26を順に膜
成長により形成し、エミッタコンタクト層26の上に第一
のマスク41をシリコンの酸化膜等を用いて形成して、上
記コレクタコンタクト層22およびコレクタ層23の周辺に
表面から酸素イオン等を深く注入し、第一絶縁領域31を
形成する。続いて外部ベース抵抗低減のため、ベリリウ
ム等を注入し外部ベース層32を形成する（第１図
（ａ），（ｂ），（ｃ））。次に、第二のマスク43をア
ルミニウム等を用いて、上記第一のマスク41にまたがる
ように細長く形成し、上記第一のマスク41の上記第二の
マスク42に覆われていない部分を乾式エッチングで除去
する。続いて、少なくとも上記ベース層24の周辺に、表
面から酸素イオンを浅く注入し、第二絶縁領域33を形成
する（第２図（ａ），（ｂ），（ｃ））。さらに、上記
第二のマスク42を除去し、第一のマスク41の残りの部分
を第三のマスク43とする。この第三のマスク43を用い
て、上記エミッタ層25および上記エミッタコンタクト層
26の周辺を湿式エッチングで除去する（第３図（ａ），
（ｂ），（ｃ））。以上により、第一のマスク41でコレ
クタコンタクト層22およびコレクタ層23からコレクタコ
ンタクト領域およびコレクタ領域が、また第二のマスク
42で外部ベース層32から外部ベース領域がそれぞれ独立
に形成され、かつ第一のマスク41と第二のマスク42の自
己整合で形成された第三のマスク43でエミッタ層26から
エミッタ領域が形成されることになる。次に、熱処理に
よりイオン注入部分の結晶性を回復させた後、表面にレ
ジストを塗布し、乾式エッチングで上記第三のマスク43
の頭出しを行い、湿式エッチングで上記第三のマスク43
を除去して第四のマスク44を形成する（第４図（ａ），
（ｂ），（ｃ））。上記第四のマスク44を用いたリフト
オフ法でエミッタ電極29をエミッタコンタクト領域26上
に形成する。最後に、上記コレクタコンタクト領域22上
にコレクタ電極27,上記外部ベース領域32上にベース電
極28をそれぞれ形成し、本実施例におけるnpn型バイポ
ーラトランジスタが完成する（第５図（ａ），（ｂ），
（ｃ））。
上記製造方法におけるコレクタ電極およびベース電極
の配置は、第一のマスクと第二のマスクの形状により、
種々の組み合わせをとることが可能である。また、上記
第一絶縁領域はベース層より深い位置に形成されるた
め、外部ベース抵抗低減のためのイオン注入を行う必要
は特にない。
の配置は、第一のマスクと第二のマスクの形状により、
種々の組み合わせをとることが可能である。また、上記
第一絶縁領域はベース層より深い位置に形成されるた
め、外部ベース抵抗低減のためのイオン注入を行う必要
は特にない。
上記製造方法を、より高周波特性に優れたヘテロ接合
バイポーラトランジスタに用いることもでき、この場合
は膜成長の時にベース層に用いた半導体よりも大きな禁
制帯幅を有する半導体をエミッタ層に用いればよい。さ
らに、pnp型トランジスタにおいても適用しうる。
バイポーラトランジスタに用いることもでき、この場合
は膜成長の時にベース層に用いた半導体よりも大きな禁
制帯幅を有する半導体をエミッタ層に用いればよい。さ
らに、pnp型トランジスタにおいても適用しうる。
発明の効果 以上に記したように、本発明の構成のバイポーラトラ
ンジスタの製造方法は、コレクタコンタクト領域および
コレクタ領域をきめる第一のマスクと、外部ベース領域
をきめる第二のマスクとの自己整合により、エミッタ領
域とエミッタ電極をきめる第三のマスクを形成するの
で、上記コレクタコンタクト領域およびコレクタ領域と
外部ベース領域が実効的に重なることなく形成でき、高
周波化に大きく貢献するCbcが、構造上ほとんど最小に
なるトランジスタを形成することができる。また、エミ
ッタ電極を反転法で形成するためReを構造上最小にし、
かつ微細なエミッタ領域にも本発明を用いることができ
るので、高周波特性をさらに改善する。さらに、第一絶
縁領域と第二絶縁領域の両者で素子間分離を兼ねている
ので、従来の製造方法に比べ少ない工程数でトランジス
タを作製することができる。
ンジスタの製造方法は、コレクタコンタクト領域および
コレクタ領域をきめる第一のマスクと、外部ベース領域
をきめる第二のマスクとの自己整合により、エミッタ領
域とエミッタ電極をきめる第三のマスクを形成するの
で、上記コレクタコンタクト領域およびコレクタ領域と
外部ベース領域が実効的に重なることなく形成でき、高
周波化に大きく貢献するCbcが、構造上ほとんど最小に
なるトランジスタを形成することができる。また、エミ
ッタ電極を反転法で形成するためReを構造上最小にし、
かつ微細なエミッタ領域にも本発明を用いることができ
るので、高周波特性をさらに改善する。さらに、第一絶
縁領域と第二絶縁領域の両者で素子間分離を兼ねている
ので、従来の製造方法に比べ少ない工程数でトランジス
タを作製することができる。
第１図〜第５図は本発明の一実施例におけるトランジス
タの製造方法を示す構成図、第６図は従来のトランジス
タの構成を示す断面図である。 21……半絶縁性基板、22……コレクタコンタクト層、23
……コレクタ層、24……ベース層、25……エミッタ層、
26……エミッタコンタクト層、27……コレクタ電極、28
……ベース電極、29……エミッタ電極、31……第一絶縁
領域、32……外部ベース層、33……第二絶縁領域、41…
…第一のマスク、42……第二のマスク、43……第三のマ
スク、44……第四のマスク。
タの製造方法を示す構成図、第６図は従来のトランジス
タの構成を示す断面図である。 21……半絶縁性基板、22……コレクタコンタクト層、23
……コレクタ層、24……ベース層、25……エミッタ層、
26……エミッタコンタクト層、27……コレクタ電極、28
……ベース電極、29……エミッタ電極、31……第一絶縁
領域、32……外部ベース層、33……第二絶縁領域、41…
…第一のマスク、42……第二のマスク、43……第三のマ
スク、44……第四のマスク。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−159464（ＪＰ，Ａ) 特開 昭62−205660（ＪＰ，Ａ) 特開 昭64−55864（ＪＰ，Ａ) 特開 昭61−206263（ＪＰ，Ａ)
Claims (3)
- 【請求項１】半絶縁性基板上に、基板側から少なくとも
コレクタコンタクト領域となるコレクタコンタクト層
と、コレクタ領域となるコレクタ層と、外部ベース領域
および真性ベース領域となるベース層と、エミッタ領域
となるエミッタ層との多層膜を形成する工程と、上記多
層膜上に第一のマスクを形成する工程と、上記第一のマ
スクを用いて上記コレクタコンタクト層および上記コレ
クタ層の周辺を上記多層膜表面からのイオン注入で絶縁
化し、コレクタコンタクト領域およびコレクタ領域を形
成する工程と、上記第一のマスクの一部と上記一部から
続く上記第一のマスク以外の部分とを覆うように第二の
マスクを形成する工程と、上記第二のマスクに覆われて
いない上記第一のマスクの部分を除去する工程と、上記
第二のマスクを用いて上記ベース層の周辺を上記多層膜
表面からのイオン注入で絶縁化し、外部ベース領域およ
び真性ベース領域を形成する工程と、上記第二のマスク
を除去し上記第一のマスクの残りを第三のマスクとする
工程と、上記第三のマスクを用いて上記エミッタ層の周
辺を除去し、エミッタ領域を形成する工程と、上記第三
のマスクを反転してエミッタ電極を形成する工程とを有
することを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項２】ベース層に用いる半導体よりも禁制帯幅の
大きい半導体をエミッタ層に用いる工程を有することを
特徴とする請求項（１）記載のバイポーラトランジスタ
の製造方法。 - 【請求項３】第一のマスクを用いてベース層の周辺に多
層膜表面からイオン注入し、外部ベース領域の抵抗を低
減する工程を有することを特徴とする請求項（２）記載
のバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31340188A JP2718114B2 (ja) | 1988-12-12 | 1988-12-12 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31340188A JP2718114B2 (ja) | 1988-12-12 | 1988-12-12 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02158136A JPH02158136A (ja) | 1990-06-18 |
| JP2718114B2 true JP2718114B2 (ja) | 1998-02-25 |
Family
ID=18040825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31340188A Expired - Fee Related JP2718114B2 (ja) | 1988-12-12 | 1988-12-12 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718114B2 (ja) |
-
1988
- 1988-12-12 JP JP31340188A patent/JP2718114B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02158136A (ja) | 1990-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| US5166081A (en) | Method of producing a bipolar transistor | |
| EP0300803A2 (en) | High-frequency bipolar transistor and its fabrication method | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2718114B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718117B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718115B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH02159036A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0638425B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0638426B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH01241867A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| KR100357122B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH02159723A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0824126B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0824124B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0824127B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |