JP3138715B2 - コレクタプラグの形成方法 - Google Patents
コレクタプラグの形成方法Info
- Publication number
- JP3138715B2 JP3138715B2 JP04060516A JP6051692A JP3138715B2 JP 3138715 B2 JP3138715 B2 JP 3138715B2 JP 04060516 A JP04060516 A JP 04060516A JP 6051692 A JP6051692 A JP 6051692A JP 3138715 B2 JP3138715 B2 JP 3138715B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial layer
- collector
- collector plug
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バイポ―ラトランジス
タにおけるコレクタプラグの形成方法に関するものであ
る。
タにおけるコレクタプラグの形成方法に関するものであ
る。
【０００２】
【従来の技術】図２は、従来のコレクタプラグの形成方
法を示した説明図である。３１はシリコン基板、３２は
コレクタ埋込み層、３３はコレクタプラグ３３ａとなる
第１エピタキシャル層、３４はエミッタ／ベ―ス／コレ
クタ形成領域となる第２エピタキシャル層、３５はトレ
ンチ分離領域を埋める絶縁層、３６はフォトレジスト層
である。
法を示した説明図である。３１はシリコン基板、３２は
コレクタ埋込み層、３３はコレクタプラグ３３ａとなる
第１エピタキシャル層、３４はエミッタ／ベ―ス／コレ
クタ形成領域となる第２エピタキシャル層、３５はトレ
ンチ分離領域を埋める絶縁層、３６はフォトレジスト層
である。
【０００３】つぎに、図２（Ａ）〜（Ｄ）にしたがっ
て、従来の製造方法を説明する。
て、従来の製造方法を説明する。
【０００４】（Ａ）コレクタ埋込み層３２が形成された
シリコン基板３１上にエピタキシャル層を形成し、トレ
ンチ分離により第１エピタキシャル層３３および第２エ
ピタキシャル層３４を形成する。（Ｂ）トレンチ分離領
域を絶縁層３５で埋め平坦化する。（Ｃ）フォトレジス
ト層３６をマスクとして、第１エピタキシャル層３３に
不純物をイオン注入する。第１エピタキシャル層３３が
厚いため、第１エピタキシャル層の上部のみ不純物が注
入される。（Ｄ）第１エピタキシャル層３３に注入され
た不純物を下部まで拡散させるために高温で熱処理を行
い、コレクタプラグ３３ａを完成させる。
シリコン基板３１上にエピタキシャル層を形成し、トレ
ンチ分離により第１エピタキシャル層３３および第２エ
ピタキシャル層３４を形成する。（Ｂ）トレンチ分離領
域を絶縁層３５で埋め平坦化する。（Ｃ）フォトレジス
ト層３６をマスクとして、第１エピタキシャル層３３に
不純物をイオン注入する。第１エピタキシャル層３３が
厚いため、第１エピタキシャル層の上部のみ不純物が注
入される。（Ｄ）第１エピタキシャル層３３に注入され
た不純物を下部まで拡散させるために高温で熱処理を行
い、コレクタプラグ３３ａを完成させる。
【０００５】
【発明が解決しようとする課題】上記従来の方法では、
コレクタプラグ３３ａを完成させる際の高温熱処理によ
り、コレクタ埋込み層３２の不純物拡散（わきあがり）
が非常に大きなものとなり、バイポ―ラトランジスタの
活性領域を正確にコントロ―ルすることが困難になると
う問題点があった。
コレクタプラグ３３ａを完成させる際の高温熱処理によ
り、コレクタ埋込み層３２の不純物拡散（わきあがり）
が非常に大きなものとなり、バイポ―ラトランジスタの
活性領域を正確にコントロ―ルすることが困難になると
う問題点があった。
【０００６】本発明の目的は、コレクタプラグを完成さ
せる際の熱処理温度を低減し、コレクタ埋込み層の不純
物拡散（わきあがり）を防止することである。
せる際の熱処理温度を低減し、コレクタ埋込み層の不純
物拡散（わきあがり）を防止することである。
【０００７】
【課題を解決するための手段】本発明は、コレクタ埋込
み層上に形成された第１エピタキシャル層にコレクタプ
ラグを形成する方法において、不純物の斜めイオン注入
を行うことにより、第１エピタキシャル層に対して不純
物を注入するものである。
み層上に形成された第１エピタキシャル層にコレクタプ
ラグを形成する方法において、不純物の斜めイオン注入
を行うことにより、第１エピタキシャル層に対して不純
物を注入するものである。
【０００８】
【実施例】図１は、本発明におけるコレクタプラグの形
成方法の実施例を示した説明図である。１１はＰ型のシ
リコン基板、１２はＮ型のコレクタ埋込み層、１３はコ
レクタプラグ１３ａとなるＮ型の第１エピタキシャル
層、１４はエミッタ／ベ―ス／コレクタ形成領域となる
Ｎ型の第２エピタキシャル層、１５および１６はフォト
レジスト層（第１マスク層１５、第２マスク層１６）、
１７はトレンチ分離領域を埋める絶縁層である。
成方法の実施例を示した説明図である。１１はＰ型のシ
リコン基板、１２はＮ型のコレクタ埋込み層、１３はコ
レクタプラグ１３ａとなるＮ型の第１エピタキシャル
層、１４はエミッタ／ベ―ス／コレクタ形成領域となる
Ｎ型の第２エピタキシャル層、１５および１６はフォト
レジスト層（第１マスク層１５、第２マスク層１６）、
１７はトレンチ分離領域を埋める絶縁層である。
【０００９】つぎに、図１（Ａ）〜（Ｃ）にしたがって
製造方法を説明する。
製造方法を説明する。
【００１０】（Ａ）コレクタ埋込み層１２が形成された
シリコン基板１１上にエピタキシャル層を形成し、この
エピタキシャル層上にフォトレジスト層１５および１６
を形成する。つぎに、このフォトレジスト層１５および
１６をマスクとしてエピタキシャル層をエッチングし、
第１エピタキシャル層１３および第２エピタキシャル層
１４を形成する。このエッチング工程により、各領域は
トレンチ分離されることになる。
シリコン基板１１上にエピタキシャル層を形成し、この
エピタキシャル層上にフォトレジスト層１５および１６
を形成する。つぎに、このフォトレジスト層１５および
１６をマスクとしてエピタキシャル層をエッチングし、
第１エピタキシャル層１３および第２エピタキシャル層
１４を形成する。このエッチング工程により、各領域は
トレンチ分離されることになる。
【００１１】（Ｂ）上記フォトレジスト層１５および１
６を残した状態で、Ｎ型の不純物を矢印の方向へ斜めイ
オン注入する。第１エピタキシャル層１３に対しては側
壁側から不純物が注入されるため、第１エピタキシャル
層１３の上から下まで不純物が注入される。一方、第２
エピタキシャル層１４に対してはフォトレジスト層１５
および１６がマスクとして作用するため、不純物の注入
は阻止される。この斜めイオン注入の角度は、エピタキ
シャル層１３および１４の厚さ、フォトレジスト層１５
および１６の厚さ、第１エピタキシャル層１３と第２エ
ピタキシャル層１４との分離間隔等に基いて適宜選定さ
れるが、一般的には３０度〜５０度程度にすることが好
ましい。
６を残した状態で、Ｎ型の不純物を矢印の方向へ斜めイ
オン注入する。第１エピタキシャル層１３に対しては側
壁側から不純物が注入されるため、第１エピタキシャル
層１３の上から下まで不純物が注入される。一方、第２
エピタキシャル層１４に対してはフォトレジスト層１５
および１６がマスクとして作用するため、不純物の注入
は阻止される。この斜めイオン注入の角度は、エピタキ
シャル層１３および１４の厚さ、フォトレジスト層１５
および１６の厚さ、第１エピタキシャル層１３と第２エ
ピタキシャル層１４との分離間隔等に基いて適宜選定さ
れるが、一般的には３０度〜５０度程度にすることが好
ましい。
【００１２】（Ｃ）フォトレジスト層１５および１６を
除去した後、トレンチ分離領域を絶縁層１７で埋め平坦
化する。つぎに、所定の温度で低温熱処理を行いコレク
タプラグ１３ａを完成させる。すでに述べたように、第
１エピタキシャル層１３には上から下まで不純物が注入
されているため、このような低温熱処理が可能となる。
したがって、コレクタ埋込み層１２の不純物拡散（わき
あがり）を大幅に低減することが可能となる。
除去した後、トレンチ分離領域を絶縁層１７で埋め平坦
化する。つぎに、所定の温度で低温熱処理を行いコレク
タプラグ１３ａを完成させる。すでに述べたように、第
１エピタキシャル層１３には上から下まで不純物が注入
されているため、このような低温熱処理が可能となる。
したがって、コレクタ埋込み層１２の不純物拡散（わき
あがり）を大幅に低減することが可能となる。
【００１３】
【発明の効果】本発明では、不純物の斜めイオン注入を
行うことにより第１エピタキシャル層に対して不純物を
注入するので、第１エピタキシャル層には上から下まで
不純物を注入することが可能となる。したがって、コレ
クタプラグを完成させる際の熱処理温度を低減でき、コ
レクタ埋込み層の不純物拡散（わきあがり）を防止する
ことが可能となる。
行うことにより第１エピタキシャル層に対して不純物を
注入するので、第１エピタキシャル層には上から下まで
不純物を注入することが可能となる。したがって、コレ
クタプラグを完成させる際の熱処理温度を低減でき、コ
レクタ埋込み層の不純物拡散（わきあがり）を防止する
ことが可能となる。
【図１】本発明のコレクタプラグの形成方法の実施例を
示した説明図である。
示した説明図である。
【図２】従来のコレクタプラグの形成方法を示した説明
図である。
図である。
１２……コレクタ埋込み層 １３……第１エピタキシャル層 １３ａ…コレクタプラグ １４……第２エピタキシャル層 １５……フォトレジスト層（第１マスク層） １６……フォトレジスト層（第２マスク層）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−61346（ＪＰ，Ａ) 特開 平２−218121（ＪＰ，Ａ) 特開 平１−114075（ＪＰ，Ａ) 特開 平５−109741（ＪＰ，Ａ) 特開 昭64−27265（ＪＰ，Ａ) 特開 平２−172220（ＪＰ，Ａ) 特開 昭62−66672（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 21/74 H01L 29/73
Claims (1)
- 【請求項１】 コレクタ埋込み層と、上記コレクタ埋込
み層上に形成された第１エピタキシャル層と、上記コレ
クタ埋込み層上に形成され上記第１エピタキシャル層と
トレンチ分離された第２エピタキシャル層とを有し、上
記第１エピタキシャル層にコレクタプラグを形成する方
法において、 上記第１エピタキシャル層上に第１マスク層を上記第２
エピタキシャル層上に第２マスク層を形成した状態で不
純物の斜めイオン注入を行うことにより、上記第１エピ
タキシャル層に対しては上記不純物を注入し、上記第２
エピタキシャル層に対しては上記第１マスク層および上
記第２マスク層により上記不純物の注入を阻止する こと
を特徴とするコレクタプラグの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04060516A JP3138715B2 (ja) | 1992-03-17 | 1992-03-17 | コレクタプラグの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04060516A JP3138715B2 (ja) | 1992-03-17 | 1992-03-17 | コレクタプラグの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267316A JPH05267316A (ja) | 1993-10-15 |
| JP3138715B2 true JP3138715B2 (ja) | 2001-02-26 |
Family
ID=13144565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04060516A Expired - Fee Related JP3138715B2 (ja) | 1992-03-17 | 1992-03-17 | コレクタプラグの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138715B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199447B2 (en) * | 1995-08-25 | 2007-04-03 | Micron Technology, Inc. | Angled implant to improve high current operation of bipolar transistors |
-
1992
- 1992-03-17 JP JP04060516A patent/JP3138715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05267316A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733271B2 (ja) | 半導体装置の製造方法 | |
| JP3138715B2 (ja) | コレクタプラグの形成方法 | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JP3011729B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP2658027B2 (ja) | 半導体装置の製造方法 | |
| JP3224320B2 (ja) | 半導体素子の製造方法 | |
| JP3252385B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2828126B2 (ja) | 半導体装置及びその製造方法 | |
| JP2615641B2 (ja) | 半導体装置およびその製造方法 | |
| JP3093615B2 (ja) | 半導体装置の製造方法 | |
| JP2586309B2 (ja) | バイポーラ型半導体装置の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPS6322613B2 (ja) | ||
| JP2644201B2 (ja) | 半導体装置の製造方法 | |
| JPH03157972A (ja) | 半導体装置の製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JPH10335343A (ja) | 半導体装置の製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH05343416A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH05129323A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001019 |
|
| LAPS | Cancellation because of no payment of annual fees |