JP2615641B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2615641B2 JP2615641B2 JP62191737A JP19173787A JP2615641B2 JP 2615641 B2 JP2615641 B2 JP 2615641B2 JP 62191737 A JP62191737 A JP 62191737A JP 19173787 A JP19173787 A JP 19173787A JP 2615641 B2 JP2615641 B2 JP 2615641B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- extraction electrode
- base
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は同一基板上に異なるエミッタ幅のバイポーラ
トランジスタが複数形成されてなる半導体装置およびそ
の製造方法に関する。
トランジスタが複数形成されてなる半導体装置およびそ
の製造方法に関する。
B.従来の技術 ベース取り出し電極を半導体基板上に形成し、そのベ
ース取り出し電極からの不純物拡散で所謂グラフトベー
ス領域を形成すると共に、ベース取り出し電極を除去し
た部分でセルフアラインで真性ベース領域とエミッタ領
域を形成するバイポーラトランジスタの製造方法が知ら
れている。
ース取り出し電極からの不純物拡散で所謂グラフトベー
ス領域を形成すると共に、ベース取り出し電極を除去し
た部分でセルフアラインで真性ベース領域とエミッタ領
域を形成するバイポーラトランジスタの製造方法が知ら
れている。
ところで、このような製造方法により製造されるバイ
ポーラトランジスタにあっては、その微細化，高集積化
が検討されており、特に同一の基板上に、例えば02μｍ
を切るような微細なエミッタ幅のバイポーラトランジス
タ素子と、周辺回路用，大電流用或いはペアトランジス
タ用の通常サイズのエミッタ幅のバイポーラトランジス
タ素子とを双方形成することが望まれている。
ポーラトランジスタにあっては、その微細化，高集積化
が検討されており、特に同一の基板上に、例えば02μｍ
を切るような微細なエミッタ幅のバイポーラトランジス
タ素子と、周辺回路用，大電流用或いはペアトランジス
タ用の通常サイズのエミッタ幅のバイポーラトランジス
タ素子とを双方形成することが望まれている。
第２図は、真性ベース領域やエミッタ領域の形成時の
基板断面を示す図であり、Ｎ型の半導体基板21上に、そ
れぞれ絶縁層22を被覆したベース取り出し電極23が、微
細なエミッタ幅のバイポーラトランジスタ20Mと通常サ
イズのエミッタ幅のバイポーラトランジスタ20Nに対応
して選択的に形成されており、微細な幅lm（例えば0.2
μｍ）と通常サイズの幅ln（例えば２μｍ）だけ露出し
た半導体基板21を含む全面に多結晶シリコン層からなる
エミッタ取り出し電極24（例えば膜厚0.11μｍ）が形成
されている。P+型のグラフトベース領域25は上記ベース
取り出し電極23からの不純物拡散で形成され、真性ベー
ス領域26とエミッタ領域27はそれぞれ上記エミッタ取り
出し電極24にイオン注入で導入された不純物の拡散でセ
ルフアラインで形成されている。
基板断面を示す図であり、Ｎ型の半導体基板21上に、そ
れぞれ絶縁層22を被覆したベース取り出し電極23が、微
細なエミッタ幅のバイポーラトランジスタ20Mと通常サ
イズのエミッタ幅のバイポーラトランジスタ20Nに対応
して選択的に形成されており、微細な幅lm（例えば0.2
μｍ）と通常サイズの幅ln（例えば２μｍ）だけ露出し
た半導体基板21を含む全面に多結晶シリコン層からなる
エミッタ取り出し電極24（例えば膜厚0.11μｍ）が形成
されている。P+型のグラフトベース領域25は上記ベース
取り出し電極23からの不純物拡散で形成され、真性ベー
ス領域26とエミッタ領域27はそれぞれ上記エミッタ取り
出し電極24にイオン注入で導入された不純物の拡散でセ
ルフアラインで形成されている。
C.発明が解決しようとする問題点 しかしながら、ベース取り出し電極を除去した部分で
セルフアラインで真性ベース領域とエミッタ領域を形成
するバイポーラトランジスタの製造方法では、異なるエ
ミッタ幅のバイポーラトランジスタを同一基板上に形成
する場合に、素子特性のばらつきが生ずることになる。
セルフアラインで真性ベース領域とエミッタ領域を形成
するバイポーラトランジスタの製造方法では、異なるエ
ミッタ幅のバイポーラトランジスタを同一基板上に形成
する場合に、素子特性のばらつきが生ずることになる。
すなわち、上記真性ベース領域26とエミッタ領域27
は、エミッタ取り出し電極24からの不純物拡散で形成さ
れる。しかし、このエミッタ取り出し電極24は、微細な
幅lm側と通常サイズの幅ln側では、その膜厚T1,T2が異
なっており、例えば微細な幅lm側では膜厚T1が厚い分だ
け、不純物が半導体基板21に導入されにくくなる。する
と、それぞれの接合の深さが異なってくることになり、
例えば微細な幅lm側で約50nmとされたエミッタ接合深さ
Xjemが、通常サイズの幅ln側では100nmのエミッタ接合
深さXjenとなり、例えば微細な幅lm側で約100nmとされ
たベース接合深さXjbmが、通常サイズの幅ln側では200n
mのベース接合深さXjbnとなる。従って、従来の製造方
法を用いて、異なるエミッタ幅のバイポーラトランジス
タを同一基板上に形成しようとした場合には、接合深さ
が異なる等の問題やベース走行時間τＢ或いは高周波特
性のばらつき等が起こり、バイポーラトランジスタ素子
の素子特性にばらつきが生じていた。
は、エミッタ取り出し電極24からの不純物拡散で形成さ
れる。しかし、このエミッタ取り出し電極24は、微細な
幅lm側と通常サイズの幅ln側では、その膜厚T1,T2が異
なっており、例えば微細な幅lm側では膜厚T1が厚い分だ
け、不純物が半導体基板21に導入されにくくなる。する
と、それぞれの接合の深さが異なってくることになり、
例えば微細な幅lm側で約50nmとされたエミッタ接合深さ
Xjemが、通常サイズの幅ln側では100nmのエミッタ接合
深さXjenとなり、例えば微細な幅lm側で約100nmとされ
たベース接合深さXjbmが、通常サイズの幅ln側では200n
mのベース接合深さXjbnとなる。従って、従来の製造方
法を用いて、異なるエミッタ幅のバイポーラトランジス
タを同一基板上に形成しようとした場合には、接合深さ
が異なる等の問題やベース走行時間τＢ或いは高周波特
性のばらつき等が起こり、バイポーラトランジスタ素子
の素子特性にばらつきが生じていた。
そこで、本発明は上述の問題点に鑑み、同一基板上に
異なるエミッタ幅のバイポーラトランジスタを形成して
なる半導体装置の特性のばらつきを抑え、かつかかる半
導体装置の製造を可能とする方法を提供することを目的
とする。
異なるエミッタ幅のバイポーラトランジスタを形成して
なる半導体装置の特性のばらつきを抑え、かつかかる半
導体装置の製造を可能とする方法を提供することを目的
とする。
D.問題点を解決するための手段 本発明は上述の問題点を解決するために提案されるも
のである。
のである。
すなわち、本発明の半導体装置は、基盤上に所定のパ
ターンをもって形成されたベース取出し電極と、このベ
ース取り出し電極を被覆する絶縁層の開口により略規定
され、互いに異なる幅のエミッタ領域と真性ベース領域
とを有する複数のバイポーラトランジスタが同一基板に
形成されてなる半導体装置であって、上記エミッタ領域
に臨んで、上記絶縁膜の開口が略等しい厚さの半導体層
からなるエミッタ取出し電極で埋め込まれてこのエミッ
タ取出し領域がほぼ平坦になるように形成され、上記エ
ミッタ領域および上記真性ベース領域の接合深さが上記
複数のバイポーラトランジスタ間でそれぞれ略一致され
ている。
ターンをもって形成されたベース取出し電極と、このベ
ース取り出し電極を被覆する絶縁層の開口により略規定
され、互いに異なる幅のエミッタ領域と真性ベース領域
とを有する複数のバイポーラトランジスタが同一基板に
形成されてなる半導体装置であって、上記エミッタ領域
に臨んで、上記絶縁膜の開口が略等しい厚さの半導体層
からなるエミッタ取出し電極で埋め込まれてこのエミッ
タ取出し領域がほぼ平坦になるように形成され、上記エ
ミッタ領域および上記真性ベース領域の接合深さが上記
複数のバイポーラトランジスタ間でそれぞれ略一致され
ている。
そして、この半導体層は、典型的には不純物を含有す
る多結晶シリコン層にて形成される。
る多結晶シリコン層にて形成される。
また、本発明の半導体装置の製造方法は、基板上のベ
ース取出し電極と整合的にエミッタ領域を形成し、異な
るエミッタ幅の複数のバイポーラトランジスタを同一基
板上に形成する半導体装置の製造方法において、半導体
基板上に選択的にベース取出し電極を形成する行程と、
上記ベース取出し電極を被覆して選択的に絶縁膜を形成
し半導体基板を露出させる活性領域となる開口部を形成
する行程と、上記開口部を埋め込んで上記絶縁膜上にほ
ぼ平坦な半導体層からなるエミッタ取出し電極を形成す
る行程と、上記絶縁膜の開口を略等しい厚さの上記半導
体層で少なくとも埋め込んだ状態を維持して上記半導体
層をエッチバックする行程と、上記半導体層を介して不
純物を基板にイオン注入で打ち込み接合深さが略一致す
るようにベース領域とエミッタ領域を形成する行程とを
有する。
ース取出し電極と整合的にエミッタ領域を形成し、異な
るエミッタ幅の複数のバイポーラトランジスタを同一基
板上に形成する半導体装置の製造方法において、半導体
基板上に選択的にベース取出し電極を形成する行程と、
上記ベース取出し電極を被覆して選択的に絶縁膜を形成
し半導体基板を露出させる活性領域となる開口部を形成
する行程と、上記開口部を埋め込んで上記絶縁膜上にほ
ぼ平坦な半導体層からなるエミッタ取出し電極を形成す
る行程と、上記絶縁膜の開口を略等しい厚さの上記半導
体層で少なくとも埋め込んだ状態を維持して上記半導体
層をエッチバックする行程と、上記半導体層を介して不
純物を基板にイオン注入で打ち込み接合深さが略一致す
るようにベース領域とエミッタ領域を形成する行程とを
有する。
そして、この半導体層は、典型的には不純物を含有す
る多結晶シリコン層にて形成される。
る多結晶シリコン層にて形成される。
E.作用 本発明の半導体装置は、エミッタ幅が互いに異なる複
数のバイポーラトランジスタ間でもエミッタ領域と真性
ベース領域の接合深さが略等しいため、ベース走行時間
τＢや高周波特性のばらつきが抑えられ、安定した特性
を発揮する。また、エミッタ取出し領域は、ほぼ平坦に
なるように形成されることから、素子の平坦化が図られ
る。
数のバイポーラトランジスタ間でもエミッタ領域と真性
ベース領域の接合深さが略等しいため、ベース走行時間
τＢや高周波特性のばらつきが抑えられ、安定した特性
を発揮する。また、エミッタ取出し領域は、ほぼ平坦に
なるように形成されることから、素子の平坦化が図られ
る。
また、半導体装置の製造方法は、絶縁膜の開口を略等
しい厚さで少なくとも埋め込んだ半導体層を介して基板
に不純物がイオン注入で打ち込まれることから、エミッ
タ領域と真性ベース領域の接合深さが複数のバイポーラ
トランジスタ間でそれぞれ略互いに一致されて形成され
る。この際、半導体層は、略等しい厚さを有して形成さ
れていることから、すべてのバイポーラトランジスタに
ついてイオン注入を同じ条件で行うことが可能となり、
一工程ですべてのバイポーラトランジスタのイオン打ち
込みを行うことができ製造工程の簡素化とともに、素子
の平坦化が図られる。
しい厚さで少なくとも埋め込んだ半導体層を介して基板
に不純物がイオン注入で打ち込まれることから、エミッ
タ領域と真性ベース領域の接合深さが複数のバイポーラ
トランジスタ間でそれぞれ略互いに一致されて形成され
る。この際、半導体層は、略等しい厚さを有して形成さ
れていることから、すべてのバイポーラトランジスタに
ついてイオン注入を同じ条件で行うことが可能となり、
一工程ですべてのバイポーラトランジスタのイオン打ち
込みを行うことができ製造工程の簡素化とともに、素子
の平坦化が図られる。
F.実施例 本発明の好適な実施例を図面を参照しながら説明す
る。
る。
実施例１ 本実施例では、エミッタ領域の幅の異なる２種類のNP
N型のバイポーラトランジスタを有する半導体装置の構
成例について説明する。
N型のバイポーラトランジスタを有する半導体装置の構
成例について説明する。
この半導体装置は、そのバイポーラトランジスタ部分
の要部を第１図ｄに示すように、Ｎ型の半導体基板10
（Ｎ型のエピタキシャル層等を含む。）、この上でＰ型
の不純物を含有する多結晶シリコン層を所定のパターン
に加圧することにより形成されるベース取り出し電極1
1、このベース取り出し電極11からの不純物の熱拡散に
より上記半導体基板10中に形成されるP+型のグラフトベ
ース領域17、上記ベース取り出し電極11を被覆する絶縁
層12、この絶縁層12の開口部13m,13nを各々ほぼ平坦に
埋め込む不純物含有多結晶シリコン層からなるエミッタ
取り出し電極14、このエミッタ取り出し電極14からのＰ
型不純物の熱拡散により形成された前記グラフトベース
領域17に接続するＰ型の真性ベース領域15、同じく上記
エミッタ取り出し電極14からのＮ型不純物の熱拡散によ
り上記真性ベース領域15内に形成されるn+型のエミッタ
領域16を有する。さらに、図示されない構成要素とし
て、上記エミッタ取り出し電極14を被覆する層間絶縁
膜、素子分離領域を介して隣接する素子形成領域に形成
されるコレクタ領域、上記層間絶縁膜に開口される接続
孔を介して上記ベース取り出し電極11とエミッタ取り出
し電極14とコレクタ領域とにそれぞれコンタクトするA1
配線等を有している。
の要部を第１図ｄに示すように、Ｎ型の半導体基板10
（Ｎ型のエピタキシャル層等を含む。）、この上でＰ型
の不純物を含有する多結晶シリコン層を所定のパターン
に加圧することにより形成されるベース取り出し電極1
1、このベース取り出し電極11からの不純物の熱拡散に
より上記半導体基板10中に形成されるP+型のグラフトベ
ース領域17、上記ベース取り出し電極11を被覆する絶縁
層12、この絶縁層12の開口部13m,13nを各々ほぼ平坦に
埋め込む不純物含有多結晶シリコン層からなるエミッタ
取り出し電極14、このエミッタ取り出し電極14からのＰ
型不純物の熱拡散により形成された前記グラフトベース
領域17に接続するＰ型の真性ベース領域15、同じく上記
エミッタ取り出し電極14からのＮ型不純物の熱拡散によ
り上記真性ベース領域15内に形成されるn+型のエミッタ
領域16を有する。さらに、図示されない構成要素とし
て、上記エミッタ取り出し電極14を被覆する層間絶縁
膜、素子分離領域を介して隣接する素子形成領域に形成
されるコレクタ領域、上記層間絶縁膜に開口される接続
孔を介して上記ベース取り出し電極11とエミッタ取り出
し電極14とコレクタ領域とにそれぞれコンタクトするA1
配線等を有している。
この半導体装置において、上記絶縁層12に設けられる
開口部13m,13nの開口幅はたとえば各々0.2μm,2μｍと
いった様に互いに異なる寸法に設定されており（lm＜
ln）、これに応じてエミッタ領域の幅も異なる２種類の
幅に規定されている。しかし、各開口部13m,13nを略平
坦に埋め込むエミッタ取り出し電極14の厚みt1,t2はほ
ぼ等しい。したがって、この層からの不純物拡散により
形成される真性ベース領域15のベース接合深さXjbm,X
jbnはぼぼ一致しており、またエミッタ領域16のエミッ
タ接合深さXjem,Xjenもほぼ一致している。
開口部13m,13nの開口幅はたとえば各々0.2μm,2μｍと
いった様に互いに異なる寸法に設定されており（lm＜
ln）、これに応じてエミッタ領域の幅も異なる２種類の
幅に規定されている。しかし、各開口部13m,13nを略平
坦に埋め込むエミッタ取り出し電極14の厚みt1,t2はほ
ぼ等しい。したがって、この層からの不純物拡散により
形成される真性ベース領域15のベース接合深さXjbm,X
jbnはぼぼ一致しており、またエミッタ領域16のエミッ
タ接合深さXjem,Xjenもほぼ一致している。
このような半導体装置の構成により、エミッタ領域16
の幅が異なっていてもベース走行時間τＢや最大遮断周
波数をほぼ均一化し、バイポーラトランジスタ素子の素
子特性を安定化することができた。
の幅が異なっていてもベース走行時間τＢや最大遮断周
波数をほぼ均一化し、バイポーラトランジスタ素子の素
子特性を安定化することができた。
実施例２ 本実施例では、実施例１で上述したNPN型のバイポー
ラトランジスタの製造方法について、第１図ａ〜第１図
ｄを参照しながら説明する。
ラトランジスタの製造方法について、第１図ａ〜第１図
ｄを参照しながら説明する。
（ａ） まず、第１図ａに示すように、Ｎ型の半導体基
板10（Ｎ型のエピタキシャル層等を含む。）上に、Ｐ型
の不純物を含有するベース取り出し電極11が選択的に形
成され、その選択的に形成されたベース取り出し電極11
は絶縁層12で被覆されている。この絶縁層12の一部はベ
ース取り出し電極11の側壁を被覆して所謂サイドウォー
ルとされ、そのサイドウォールの間で半導体基板10は開
口部を介して露出している。この絶縁層12は、エミッタ
領域とベース領域を分離するためのものであり、本実施
例では、異なるエミッタ幅のバイポーラトランジスタを
形成するために同一基板に微細な幅lmの開口部13mと通
常サイズの幅lnの開口部13nが形成される。これら開口
部13m,13nは真性ベース領域やエミッタ領域が形成され
る活性領域となる。
板10（Ｎ型のエピタキシャル層等を含む。）上に、Ｐ型
の不純物を含有するベース取り出し電極11が選択的に形
成され、その選択的に形成されたベース取り出し電極11
は絶縁層12で被覆されている。この絶縁層12の一部はベ
ース取り出し電極11の側壁を被覆して所謂サイドウォー
ルとされ、そのサイドウォールの間で半導体基板10は開
口部を介して露出している。この絶縁層12は、エミッタ
領域とベース領域を分離するためのものであり、本実施
例では、異なるエミッタ幅のバイポーラトランジスタを
形成するために同一基板に微細な幅lmの開口部13mと通
常サイズの幅lnの開口部13nが形成される。これら開口
部13m,13nは真性ベース領域やエミッタ領域が形成され
る活性領域となる。
（ｂ） 次に、第１図ｂに示すように、上記開口部13m
と上記開口部13nの双方が完全に充填され且つほぼ同じ
厚みt0を有するようにエミッタ取り出し電極14を形成す
る。このエミッタ取り出し電極14は、例えば多結晶シリ
コン層により形成される。
と上記開口部13nの双方が完全に充填され且つほぼ同じ
厚みt0を有するようにエミッタ取り出し電極14を形成す
る。このエミッタ取り出し電極14は、例えば多結晶シリ
コン層により形成される。
（ｃ） 続いて、同じ厚みt0を有するように形成された
エミッタ取り出し電極14をエッチバックする。このエッ
チバックの際には、平坦化のためにレジスト層や回転塗
布膜等を組み合わせて用いることもできる。第１図ｃ
中、実線で示すように絶縁層12が露出するまでエッチバ
ックしても良く、第１図ｃ中、破線で示すように絶縁層
12が露出しないところまでのエッチバックであっても良
い。このようなエッチバックによっては、上記異なる幅
の微細な幅lmの開口部13mと通常サイズの幅lnの開口部1
3nでは、略同じ厚みt1,t2のエミッタ取り出し電極14が
残存することになる。
エミッタ取り出し電極14をエッチバックする。このエッ
チバックの際には、平坦化のためにレジスト層や回転塗
布膜等を組み合わせて用いることもできる。第１図ｃ
中、実線で示すように絶縁層12が露出するまでエッチバ
ックしても良く、第１図ｃ中、破線で示すように絶縁層
12が露出しないところまでのエッチバックであっても良
い。このようなエッチバックによっては、上記異なる幅
の微細な幅lmの開口部13mと通常サイズの幅lnの開口部1
3nでは、略同じ厚みt1,t2のエミッタ取り出し電極14が
残存することになる。
（ｄ） このような略同じ厚みt1,t2のエミッタ取り出
し電極14を形成した後、第１図ｄに示すように、ボロン
等の不純物をイオン注入で打ち込み、且つアニール処理
を行って、グラフトベース領域17および真性ベース領域
15を各開口部13m,13nで形成する。そして、これら真性
ベース領域15の形成後、砒素等の不純物をイオン注入で
打ち込み、同様にアニール処理を行って、エミッタ領域
16を各開口部13m,13nで形成する。このようにして形成
された真性ベース領域15とエミッタ領域16を各エミッタ
幅の開口部で比較してみると、上記エミッタ取り出し電
極14が略同じ厚みとされていることから、微細な幅lmに
かかるベース接合深さXjbmと通常サイズの幅lnにかかる
ベース接合深さXjbnとは略同じ深さとなり、また、微細
な幅lmにかかるエミッタ接合深さXjemと通常サイズの幅
lnにかかるエミッタ接合深さXjenとは略同じ深さとな
る。
し電極14を形成した後、第１図ｄに示すように、ボロン
等の不純物をイオン注入で打ち込み、且つアニール処理
を行って、グラフトベース領域17および真性ベース領域
15を各開口部13m,13nで形成する。そして、これら真性
ベース領域15の形成後、砒素等の不純物をイオン注入で
打ち込み、同様にアニール処理を行って、エミッタ領域
16を各開口部13m,13nで形成する。このようにして形成
された真性ベース領域15とエミッタ領域16を各エミッタ
幅の開口部で比較してみると、上記エミッタ取り出し電
極14が略同じ厚みとされていることから、微細な幅lmに
かかるベース接合深さXjbmと通常サイズの幅lnにかかる
ベース接合深さXjbnとは略同じ深さとなり、また、微細
な幅lmにかかるエミッタ接合深さXjemと通常サイズの幅
lnにかかるエミッタ接合深さXjenとは略同じ深さとな
る。
上述のように、本実施例のバイポーラトランジスタの
製造方法では、同一基板上に異なるエミッタ幅のバイポ
ーラトランジスタを形成する場合であっても、異なるエ
ミッタ幅で同様の接合深さのトランジスタを形成するこ
とができる。したがって、各バイポーラトランジスタに
おける素子特性のばらつきも減少することになり、高性
能のバイポーラトランジスタを形成できることになる。
製造方法では、同一基板上に異なるエミッタ幅のバイポ
ーラトランジスタを形成する場合であっても、異なるエ
ミッタ幅で同様の接合深さのトランジスタを形成するこ
とができる。したがって、各バイポーラトランジスタに
おける素子特性のばらつきも減少することになり、高性
能のバイポーラトランジスタを形成できることになる。
なお、上述の実施例では、NPN型のバイポーラトラン
ジスタについて説明したが、これに限定されずPNP型で
あっても良い。また、エミッタ取り出し電極14は多結晶
シリコン層に限定されず、他の材料層とすることもで
き、またはこれらの組合せにかかる層であっても良い。
また、エミッタ取り出し電極14への不純物の導入はイオ
ン注入に限定されず、他の手段とすることもでき、異な
るエミッタ幅としては３種類以上のエミッタ幅であって
も良い。また、接合深さのばらつきを減少させるのみな
らず、サイドウォール間の開口部の幅のばらつきも補償
させることができる。さらに、本発明の要旨を逸脱しな
い範囲で種々の変更が可能である。
ジスタについて説明したが、これに限定されずPNP型で
あっても良い。また、エミッタ取り出し電極14は多結晶
シリコン層に限定されず、他の材料層とすることもで
き、またはこれらの組合せにかかる層であっても良い。
また、エミッタ取り出し電極14への不純物の導入はイオ
ン注入に限定されず、他の手段とすることもでき、異な
るエミッタ幅としては３種類以上のエミッタ幅であって
も良い。また、接合深さのばらつきを減少させるのみな
らず、サイドウォール間の開口部の幅のばらつきも補償
させることができる。さらに、本発明の要旨を逸脱しな
い範囲で種々の変更が可能である。
G.発明の効果 以上の説明からも明らかなように、本発明の半導体装
置は、エミッタ幅が互いに異なる複数のバイポーラトラ
ンジスタ間でもエミッタ領域と真性ベース領域の接合深
さが略等しいため、ベース走行時間τＢや高周波特性の
ばらつきが抑えられ、安定した特性を発揮する。また、
エミッタ取出し領域は、ほぼ平坦になるように形成され
ることから、素子の平坦化が図られる。
置は、エミッタ幅が互いに異なる複数のバイポーラトラ
ンジスタ間でもエミッタ領域と真性ベース領域の接合深
さが略等しいため、ベース走行時間τＢや高周波特性の
ばらつきが抑えられ、安定した特性を発揮する。また、
エミッタ取出し領域は、ほぼ平坦になるように形成され
ることから、素子の平坦化が図られる。
また、半導体装置の製造方法は、絶縁膜の開口を略等
しい厚さで少なくとも埋め込んだ半導体層を介して基板
に不純物がイオン注入で打ち込まれることから、エミッ
タ領域と真性ベース領域の接合深さが複数のバイポーラ
トランジスタ間でそれぞれ略互いに一致されて形成され
る。この際、半導体層は、略等しい厚さを有して形成さ
れていることから、すべてのバイポーラトランジスタに
ついてイオン注入を同じ条件で行うことが可能となり、
一工程ですべてのバイポーラトランジスタのイオン打ち
込みを行うことができ製造工程の簡素化が図られるとと
もに、素子の平坦化が図られる。
しい厚さで少なくとも埋め込んだ半導体層を介して基板
に不純物がイオン注入で打ち込まれることから、エミッ
タ領域と真性ベース領域の接合深さが複数のバイポーラ
トランジスタ間でそれぞれ略互いに一致されて形成され
る。この際、半導体層は、略等しい厚さを有して形成さ
れていることから、すべてのバイポーラトランジスタに
ついてイオン注入を同じ条件で行うことが可能となり、
一工程ですべてのバイポーラトランジスタのイオン打ち
込みを行うことができ製造工程の簡素化が図られるとと
もに、素子の平坦化が図られる。
第１図ａ〜第１図ｄは本発明のバイポーラトランジスタ
の製造方法の一例のそれぞれ工程断面図、第２図は従来
の問題点を説明するためのバイポーラトランジスタの断
面図である。 10……半導体基板 11……ベース取り出し電極 12……絶縁層 13m,13n……開口部 14……エミッタ取り出し電極 15……真性ベース領域 16……エミッタ領域 17……グラフトベース領域 Xjbm,Xjbn……ベース接合深さ Xjem,Xjen……エミッタ接合深さ
の製造方法の一例のそれぞれ工程断面図、第２図は従来
の問題点を説明するためのバイポーラトランジスタの断
面図である。 10……半導体基板 11……ベース取り出し電極 12……絶縁層 13m,13n……開口部 14……エミッタ取り出し電極 15……真性ベース領域 16……エミッタ領域 17……グラフトベース領域 Xjbm,Xjbn……ベース接合深さ Xjem,Xjen……エミッタ接合深さ
Claims (4)
- 【請求項１】基盤上に所定のパターンをもって形成され
たベース取出し電極と、このベース取出し電極を被覆す
る絶縁層の開口により略規定され、互いに異なる幅のエ
ミッタ領域と真性ベース領域とを有する複数のバイポー
ラトランジスタが同一基板に形成されてなる半導体装置
であって、 上記エミッタ領域に臨んで、上記絶縁膜の開口が略等し
い厚さの半導体層からなるエミッタ取出し電極で埋め込
まれてこのエミッタ取出し領域がほぼ平坦になるように
形成され、 上記エミッタ領域および上記真性ベース領域の接合深さ
が上記複数のバイポーラトランジスタ間でそれぞれ略一
致されてなる半導体装置。 - 【請求項２】上記半導体層が不純物を含有する多結晶シ
リコン層である特許請求の範囲第１項記載の半導体装
置。 - 【請求項３】基板上のベース取出し電極と整合的にエミ
ッタ領域を形成し、異なるエミッタ幅の複数のバイポー
ラトランジスタを同一基板上に形成する半導体装置の製
造方法において、 半導体基板上に選択的にベース取出し電極を形成する行
程と、 上記ベース取出し電極を被覆して選択的に絶縁膜を形成
し半導体基板を露出させる活性領域となる開口部を形成
する行程と、 上記開口部を埋め込んで上記絶縁膜上にほぼ平坦な半導
体層からなるエミッタ取出し電極を形成する行程と、 上記絶縁膜の開口を略等しい厚さの上記半導体層で少な
くとも埋め込んだ状態を維持して上記半導体層をエッチ
バックする行程と、 上記半導体層を介して不純物を基板にイオン注入で打ち
込み接合深さが略一致するようにベース領域とエミッタ
領域を形成する行程と、 を有する半導体装置の製造方法。 - 【請求項４】上記半導体層を不純物を含有する多結晶シ
リコンを用いて形成する特許請求の範囲第３項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62191737A JP2615641B2 (ja) | 1987-07-31 | 1987-07-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62191737A JP2615641B2 (ja) | 1987-07-31 | 1987-07-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6436070A JPS6436070A (en) | 1989-02-07 |
| JP2615641B2 true JP2615641B2 (ja) | 1997-06-04 |
Family
ID=16279660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62191737A Expired - Fee Related JP2615641B2 (ja) | 1987-07-31 | 1987-07-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615641B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495512A (en) * | 1982-06-07 | 1985-01-22 | International Business Machines Corporation | Self-aligned bipolar transistor with inverted polycide base contact |
-
1987
- 1987-07-31 JP JP62191737A patent/JP2615641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6436070A (en) | 1989-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3301062B2 (ja) | 隆起したソース及びドレインを有する高性能ｍｏｓｆｅｔ素子及びその形成方法 | |
| US4641416A (en) | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US5411898A (en) | Method of manufacturing a complementary bipolar transistor | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPH0340938B2 (ja) | ||
| JP3022714B2 (ja) | 半導体装置およびその製造方法 | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JP3173430B2 (ja) | 半導体装置の製造方法 | |
| JP2615641B2 (ja) | 半導体装置およびその製造方法 | |
| JP2809025B2 (ja) | バイポーラトランジスタ | |
| JP3349198B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JP3011729B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP3138715B2 (ja) | コレクタプラグの形成方法 | |
| JPH0529330A (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2615707B2 (ja) | 半導体装置の製造方法 | |
| JPS63237471A (ja) | 半導体装置及びその製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JPH05166919A (ja) | 半導体装置及びその製造方法 | |
| JPH03175639A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |