KR100194654B1 - 반도체장치 및 그의 제조방법 - Google Patents

Abstract

이 발명은 반도체 장치 및 그의 제조방법에 관한 것으로, 하나의 매몰층 마스크 및 하나의 불순물 소스로써 상하층의 다른 농도 프로파일을 갖는 2층의 매몰층을 형성한다. 상기 2층의 매몰층은 저농도의 제1매몰층과 고농도의 제2매몰층으로 이루어진다. 상기 제1 및 제2매몰층의 농도 프로파일은 이용목적에 따라 역전될 수도 있다. 이 발명에 의하면 바이폴라 트랜지스터 또는 바이시모스 등의 반도체 장치를 제조하는 경우에 고내압이면서 고속인 반도체 장치를 실현할 수 있다.

Description

반도체 장치 및 그의 제조방법

제1도(a) 내지 (d)는 종래의 바이폴라 트랜지스터의 매몰층을 형성하는 방법을 도시한 제조 공정도이고,

제2도(a) 내지 (d)는 이 발명에 따른 바이폴라 트랜지스터의 매몰층 형성 방법을 도시한 제조 공정도이다.

이 발명은 농도 프로파일이 각기 다른 2층의 매몰층을 갖는 반도체 장치 및 그의 제조방법에 관한 것이다. 바이폴라 트랜지스터 또는 BICMOS 반도체 장치는 실리톤 기판상에 매몰층과 에피택셜층이 필수적으로 형성된다. 이와 관련한 종래의 기술을 제1도를 참조하여 설명한다. 제1도(a)내지 (d)는 종래의 바이폴라 트랜지스터의 매몰층의 제조 공정도를 도시한 것이다. 제1도(a)를 참조하면, 처음과정으로 실리콘 기판(10)상에 0.1~1㎛의 두꺼운 산화막(11)을 열적으로 성장시킨다. 다음, 상기 산화막(11)상에 감광성 물질을 전면 도포한 다음 매몰층이 형성될 부위의 산화막(11)상에 감광성 물질을 전면 도포한 다음 매몰층이 형성될 부위의 산화막 (11)을 식각 부분이 이온주입용 개구부가 된다. 그리고 상기 감광성 물질을 제거한 다음, P형 또는 N형의 불순물을 상기 개구부(12)를 통하여 이온주입한다. 여기서, 출발물질, 즉 상기 실리콘 기판(10)이 P형의 기판일 경우를 예를 들면 정확하게 조절된 낮은 에너지의 As이온(~80KeV,~10¹⁵cm^-2CM)을 예비증착되도록 상기 개구부(13)를 통하여 이온주입시킨다. 도면부호 13이 As예비증착 확산층이다. 그후, 제1도(b)에 나타낸 바와 같이 고온(약 1100C)에서 드라이브인(DRIVE-IN)열처리로 최종 프로파일을 갖는 재분포 확산층(14)을 형성한다. 이때, 드라이브인시 산소가스(O²) 분위기에서 실시된다. 따라서, 노출된 기판(10) 상부에 얇은 열산화막(15)이 형성된다. 계속해서 제1도(c)에 나타낸 바와 같이 상기 산화막(11),(15)을 모두 제거한다. 그리고 에피텍셜 성장을 위해 반도체 기판(10)을 에피텍셜 반응로에 넣고 제1도(d)와 같이 에피텍셜층( 16)을 성장시킨다. 이때 에피텍셜층(16)의 두께(d₁)와 도핑농도는 디바이스의 궁극적인 사용목적에 맞게 결정한다.

상기 제1도(d)는 에피텍셜 공정 후의 디바이스 단면을 나타낸 것이다. 에피텍셜성장시 매몰층(14)에서 에피텍셜층으로의 외부확산(out diffusion)이 있다. 이 외부확산을 최소화하려면 저온 에피텍셜공정이 사용되어야만 하고 매몰칭에 사용되는 불순물은 확산 계수가 낮은 것 예를 들어 As를 사용하여야 한다.

이러한 방법은 일반적 트랜지스터 등에 적용되며, 일반적인 고속 바이폴라트랜지스터에 있어서는 고주파 성능을 향상시키기 위해서 에피택셜층의 두께를 얇게 형성하여 콜렉터 직렬저항을 작게 해야 하는데, 에피택혈층의 두께를 얇게 형성하면 역바이어스 전압에 의하여 고농도의 외부 베이스 영역에서 공핍층이 기판까지 도달하는 리치스루(Reach through)현상이 발생하여 트랜지스터의 내압(reach through limited breakdown voltage)(BV_ceo)이 감소하는 문제점이 있다. 또한, 단일의 고농도(N++) 매몰층만 있을 경우 NPN 트랜지스터에서의 내압을 확보하는 문제는 어렵지 않으나, 수직 PNP(VPNP)에서는 NPN과 같은 매몰층을 쓴다면 매몰층위에 P+바텀(bottom)의 깊이가 확보되지 않으므로 VPNP의 내압(BV_ceo, BV_cbo)을 우지할 수가 없는 분제점이 있다.

그래서 대부분 얕은접합의 고속 트랜지스터에서는 NPN 매몰층과 VPNP 매몰층의 마스크를 두가지로 사용하고 불순물 소스로서 비소(As), 인(P)을 병행해서 사용한다. 그리고 매몰층 확산 소스를 인(P)를 사용한 경우에는 이후 공정 열처리에 따라 매몰층의 농도 프로파일의 변화가 심하다.

상술한 종래기술보다 더욱 발전된 기술로는 IEDM/1985년 p57-59, A dual vuried layer technology for the fabrication of high voltage NPN devices compateble with a 1.5 micron epitaxiAs bipolar process이 있다.

상기 문헌에는 2단계 매몰층을 구비하고 있다. 그런데 이 문헌의 기술은 N+형 매몰층이 싱크(sink)쪽으로 형성되어 있다. 이 때문에 콜렉터 직렬 저항이 높게 되어 고내압에는 문제가 없으나 고속동작을 하는 바이폴라 트랜지스터에는 사용될 수가 없다. 그리고 매몰층 드라이브인시에 산화막을 길러서 다음 단계의 포토 얼라인 키로 바용하고 있다.

이 발명은 상기와 같은 이론적 배경하에서 창안된 것으로, 그 목적은 하나의 매몰층 마스크 및 하나의 불순물 소스로써 칩 사이즈의 변경없이 트랜지스터(특히 VPNP)특성을 개선할 수 있는 반도체 장치 및 그의 제고 방법을 제공하는데 있다. 이 발명의 다른 목적은 상하층의 다른 농도 프로파일을 갖는 매몰층을 형성하여 외부확산을 막아 매몰층의 농도를 자유롭게 가져갈 수 있는 반도체 장치 및 그의 제조방법을 제공하는데 있다.

이와 같은 목적을 달성하기 위한 이 발명은 유효 에피텍셜층의 하부에 매립되는 2층의 매몰층을 구비한다. 상기 2층의 매몰층은 저농도의 제1매몰층과 고농도의 제2매몰층으로 이루어진다. 상기 제1 및 제2 매몰층의 농도프로파일은 이용목적에 따라 역전될 수도 있다.

이와 같은 목적을 달성하기 위한 이 발명의 반도체 장치 제조방법은 제1도 전형의 반도체 기판상에 산화막을 형성하고 매몰층이 형성될 영역을 정의 하는 개구부를 형성하는 공정과, 상기 개구부를 통하여 제2도전형의 불순물을 1차 이온주입하는 공정과, 상기 1차 이온주입후 드라이브인하여 제1매몰층을 형성하는 공정과, 상기 제1매몰층이 형성된 결과적 구조상태에서 에피텍셜 성장하여 상기 제1매몰층상 에피텍셜층을 형성하는 공정과, 상기 에피텍셜 성장하여 상기 제1매몰층상에 에피텍셜층을 형성하는 공정과, 상기 에피텍셜층상에 2차 이온주입하는 공정과, 상기 2차 이온주입후 드라이브인 하여 제2매몰층을 형성하는 공정과, 상기 산화막을 제거하는 공정과, 상기 산화막 제거 후 결과적 구조에서 전면 에피텍셜 성장하여 유효 에피텍셜층을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 보면을 참조하여 이 발명에 따른 반도체장치의 실시예를 상세히 설명한다.

제2도는 2단계의 이중 농도 매몰층을 갖는 반도체 장치의 제조 공정도를 도시한 것이다.

출발물질로서 P형 실리콘 기판을 사용한 경우를 예로 든다. 저, 제2도(a)를 참조하면, 상기 실리콘 기판(20)상에 0.7~0.8㎛두께의 산화막(21)을 열적으로 성장시킨다. 그후, 통상의 사진식각공정으로 상기 산화막(21)을 식각하여 매몰층이 형성될 영역의 정의하는 개구부(22)를 형성한다.

그리고 고농도의 P형 불순물 예를들어 비소(As)상기 개구부(22)를 통하여 이온주입한다. 이때, 상기 As 이온주입조건은 이온 에너지량 50~10KeV이고 도펀트량 1.0×10¹⁵~5.0×10¹⁵cm^-2으로 한다. 도면부호 23은 As이온 이 예비증착된 이온주입층이다.

상기 고농도의 이온 주입공정 후 제2도(b)에 나타낸 바와 같이 어닐링 및 드라이브인(drive-in) 열처리로 As 이온주입층(23)을 재분포시켜 확산층, 즉 제1매몰층(24)을 형성한다. 이때, 드라이프인은 매몰층 접합깊이에 따라 원하는 만큼 실시한다. 그리고 드라인시에 산화막은 성장시키지 않다. 그 이유는 후속공정의 선택 에피텍셜 영역이 제2매몰층 형성영역이 되므로 포토 얼라인 역할을 할 수 있기 때문이다. 제2매몰층에 대해서는 후술된다. 계속해서 제1매몰층(24)영역에 에피텍셜층(25)을 형성시킨다. 이때, 에피텍셜층(25)아래에 형성된 제1매몰층(24)의 고농도 As이온이 에피텍셜층(25)으로 확산된다. 이를 고려하여 적당한 두께의 에피텍셜층 (25)을 성장한다. 그 다음. 저농도의 이온주입을 실시한다. 이때 이온주입조건은 이온 에너지량 80~200KeV)형성된다.

그리고 나서 제2도 (d)와 같이 선택 에피텍셜 공정을 실시하여 전면에 요효 에피텍셜층(26)을 성장한다. 그렇게 되면 상부층, 즉 제2매몰층(25)이 저농도층이라 쉽게 유효 에피텍셜층(26) 영역이 확보된다. 이후 나머지 공정은 통상의 바이폴라 트랜지스터 제조공정과 동일하다. 도면부호 d₂는 유효 에피텍셜이 두께를 나타낸다.

상기 실시예에서 알 수 있듯이 이 발명의 효과는 다음과 같이 요약된다.

1. 2차에 걸친 에피텍셜 성장시에 저농도 매몰층의 외부확산 감소로 인한 유효 에피텍셜층이 확보가 손쉽다.

2. 저농도 및 고농도 2중층의 매몰층 형성으로 콜렉터 직렬저항의 증가없이 트랜지스터의 내압의 증가를 가져올 수 있다.

3. 짧은 시간의 드라이브인 공정으로도 매몰층 영역확보가 용이다.

4. 이온주입원을 인(P)과 비소(As)를 병행하지 않고 비소 하나로 2단계 매몰층을 원하는 형태로 만들 수 있다.

이와 같이 이 발명에 의하면 바이폴라 트랜지스터, 또는 바이시모스 등의 반도체 장치를 제조하는 경우에 있어서, 이 발명의 매몰층을 형성하는 방법을 사용하면 고내압이면서 고속인 바이폴라 트랜지스터를 실현할 수 있다.

Claims (7)

1. 제1도전형의 반도체 기판과,상기 반도체 기판상에 형성된 제2도전형의 제1매몰층과, 상기, 상기 제1매몰층상에 이와 대응되는 위치에 형성된 제2도전형의 제2매몰층과, 상기 제1 및 제2매몰층을 완전히 덮게 형성된 유효 에피텍셜층을 포함하는 것을 트직으로 하는 반도체 장치.
2. 제1항에 있어서, 상기 제1도전형은 P형이고 , 제2도전형은 N형인 것을 하는 반도체 장치.
3. 제1항에 있어서, 상기 제1매몰층은 제2매몰층보다 고농도로 이온주입된 층인 것을 특징으로 하는 반도체 장치.
4. 제1항에 있어서, 상기 제2매몰층은 제1매몰층보다 고농도로 이온주입된 층인 것을 특징으로 하는 반도체 장치.
5. 제1도전형의 반도체 기판상에 산화막을 형성하고 매몰층이 형성될 영역을 정의하는 개구부를 형성하는 공정과, 상기 개구부를 통하여 제2도전형의 불순물을 1차 이온주입하는 공정과, 상기 1차 이온주입후 드라이브인하여 제1매몰층을 형성하는 공정과, 상기 제1매몰층이 형성된 결과적 구조상태에서 에피택셜 성장하여 상기 제1매몰층상에 에피텍셜층을 형성하는 공정과, 상기 에피택셜층상에 2차 이온주입하는 공정과, 상기 2차 이온주입후 드라이브인하여 제2매몰층을 형성하는 공정과, 상기 산화막을 제거하는 공정과, 상기 산화막 제거 후 결과적 구조에서 전면 에피텍셜 성장하여 유효 에피텍셜은을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
6. 제5항에 있어서, 상기 제1도전형은 P형이고, 상기 제2도전형은 N형인 것을 특징으로 하는 반도체 장치의 제조방법.
7. 제5항에 있어서, 상기 제1매몰층과 제2매몰층은 서로 다른 농도 프로파일을 갖도록 상기 1차 이온주입 공정 및 2차 이온주입 공정시 이온에너지량 및 도우즈량을 달리하여 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.