JPH06275785A - Ｉ▲２▼ｌ構造半導体装置及びその製造方法 - Google Patents
Ｉ▲２▼ｌ構造半導体装置及びその製造方法Info
- Publication number
- JPH06275785A JPH06275785A JP5065284A JP6528493A JPH06275785A JP H06275785 A JPH06275785 A JP H06275785A JP 5065284 A JP5065284 A JP 5065284A JP 6528493 A JP6528493 A JP 6528493A JP H06275785 A JPH06275785 A JP H06275785A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- base region
- collector
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 Ｎ型エピタキシャル成長層３の外部ベース領
域５となる領域にイオン注入を行った後、内部ベース領
域６となる領域に加速エネルギーを３００〜５００Ｋｅ
Ｖで、ドーズ量を１×１０12〜１×１０13ｉｏｎｓ／ｃ
ｍ2でイオン注入を行う。その後、約９００℃で１００
分間（水蒸気雰囲気）でドライブ工程を行い、外部ベー
ス領域５、内部ベース領域６及びＮ-の内部ベース反転
領域７が活性化される。その後、コレクタ領域１０及び
エミッタ領域１１を形成し、メタル電極１２を形成し、
完成する。 【効果】 同一トランジスタサイズにおいて従来より、
実効コレクタ面積が増大できるので、電流増幅率も向上
し、より高集積化が可能となる。
域５となる領域にイオン注入を行った後、内部ベース領
域６となる領域に加速エネルギーを３００〜５００Ｋｅ
Ｖで、ドーズ量を１×１０12〜１×１０13ｉｏｎｓ／ｃ
ｍ2でイオン注入を行う。その後、約９００℃で１００
分間（水蒸気雰囲気）でドライブ工程を行い、外部ベー
ス領域５、内部ベース領域６及びＮ-の内部ベース反転
領域７が活性化される。その後、コレクタ領域１０及び
エミッタ領域１１を形成し、メタル電極１２を形成し、
完成する。 【効果】 同一トランジスタサイズにおいて従来より、
実効コレクタ面積が増大できるので、電流増幅率も向上
し、より高集積化が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、Ｉ2Ｌ構造半導体装置
（以下「Ｉ2Ｌ」という。）及びその製造方法に関する
ものである。
（以下「Ｉ2Ｌ」という。）及びその製造方法に関する
ものである。
【０００２】
【従来の技術】図４（ａ）乃至（ｆ）は、従来の一般的
なＩ2Ｌのコレクタ−ベース領域の製造工程図を示す。
なＩ2Ｌのコレクタ−ベース領域の製造工程図を示す。
【０００３】まず、Ｐ型シリコン基板１にＮ+埋め込み
層２を形成し、次に抵抗率が１Ω・ｃｍで、厚さ３μｍ
のＮ型エピタキシャル成長層３を形成し、その後Ｎ+拡
散層４を形成する。その後、全面に酸化膜８を形成する
（図４（ａ））。
層２を形成し、次に抵抗率が１Ω・ｃｍで、厚さ３μｍ
のＮ型エピタキシャル成長層３を形成し、その後Ｎ+拡
散層４を形成する。その後、全面に酸化膜８を形成する
（図４（ａ））。
【０００４】次に、フォト・エッチング工程を用いて、
Ｉ2Ｌの外部ベース領域となる領域のＮ型エピキタシャ
ル成長層３表面を露出させ、ボロンを例えば加速エネル
ギーを約３０ＫｅＶでドーズ量を約１×１０15ｉｏｎｓ
／ｃｍ2でイオン注入を行う（図４（ｂ））。
Ｉ2Ｌの外部ベース領域となる領域のＮ型エピキタシャ
ル成長層３表面を露出させ、ボロンを例えば加速エネル
ギーを約３０ＫｅＶでドーズ量を約１×１０15ｉｏｎｓ
／ｃｍ2でイオン注入を行う（図４（ｂ））。
【０００５】次に、レジスト９を除去した後、再びフォ
ト・エッチングを行い、Ｉ2Ｌの内部ベース領域となる
領域のＮ型エピキタシャル成長層３の表面を露出させ、
ボロンを、例えば加速エネルギーを約１５０ＫｅＶでド
ーズ量を約２×１０12ｉｏｎｓ／ｃｍ2でイオン注入を
行う（図４（ｃ））。
ト・エッチングを行い、Ｉ2Ｌの内部ベース領域となる
領域のＮ型エピキタシャル成長層３の表面を露出させ、
ボロンを、例えば加速エネルギーを約１５０ＫｅＶでド
ーズ量を約２×１０12ｉｏｎｓ／ｃｍ2でイオン注入を
行う（図４（ｃ））。
【０００６】次に、レジスト９を除去した後、酸化工程
（ドライブ工程）として、例えば、約９００℃、１００
分間（水蒸気雰囲気）の酸化処理を行い膜厚が約３００
０Åの酸化膜を形成し、Ｉ2Ｌの外部ベース領域５及び
内部ベース領域６を活性化させる（図４（ｄ））。
（ドライブ工程）として、例えば、約９００℃、１００
分間（水蒸気雰囲気）の酸化処理を行い膜厚が約３００
０Åの酸化膜を形成し、Ｉ2Ｌの外部ベース領域５及び
内部ベース領域６を活性化させる（図４（ｄ））。
【０００７】次に、フォト・エッチングを行い、Ｉ2Ｌ
のコレクタ領域１０及びエミッタ領域１１となる領域の
Ｎ型エピキタシャル成長層３の表面を露出させ、ヒ素を
例えば、加速エネルギーを約５０ＫｅＶで、ドーズ量を
約６×１０15ｉｏｎｓ／ｃｍ2でイオン注入を行う（図
４（ｅ））。
のコレクタ領域１０及びエミッタ領域１１となる領域の
Ｎ型エピキタシャル成長層３の表面を露出させ、ヒ素を
例えば、加速エネルギーを約５０ＫｅＶで、ドーズ量を
約６×１０15ｉｏｎｓ／ｃｍ2でイオン注入を行う（図
４（ｅ））。
【０００８】次に、フォト・レジスト９を除去した後、
ＣＶＤ法を用いて、酸化膜８を約４０００Å堆積させ、
続いてドライブ工程として、約９００℃、１５０分（Ｎ
2雰囲気）の拡散熱処理を行い、Ｉ2Ｌのコレクタ領域１
０及びエミッタ領域１１を活性化させる。その後、コン
タクトホールを形成し、メタル電極１２を形成し完成す
る（図４（ｆ））。尚、１３はインジェクタ部である。
ＣＶＤ法を用いて、酸化膜８を約４０００Å堆積させ、
続いてドライブ工程として、約９００℃、１５０分（Ｎ
2雰囲気）の拡散熱処理を行い、Ｉ2Ｌのコレクタ領域１
０及びエミッタ領域１１を活性化させる。その後、コン
タクトホールを形成し、メタル電極１２を形成し完成す
る（図４（ｆ））。尚、１３はインジェクタ部である。
【０００９】
【発明が解決しようとする課題】Ｉ2Ｌの特性向上のた
めにＩ2Ｌの逆方向電流増幅率βｕを大きくするには、
Ｉ2Ｌのコレクタ領域として動作する領域の面積（以
下、「実効コレクタ面積」という。）を大きくする必要
があり、そのため、上述の従来のＩ2Ｌの製造方法を用
いた場合には、コレクタ領域１０の面積を大きくするこ
とになり、これに伴いＩ2Ｌのトランジスタサイズが大
きくなるため、高集積化を防げる１つの要因であった。
めにＩ2Ｌの逆方向電流増幅率βｕを大きくするには、
Ｉ2Ｌのコレクタ領域として動作する領域の面積（以
下、「実効コレクタ面積」という。）を大きくする必要
があり、そのため、上述の従来のＩ2Ｌの製造方法を用
いた場合には、コレクタ領域１０の面積を大きくするこ
とになり、これに伴いＩ2Ｌのトランジスタサイズが大
きくなるため、高集積化を防げる１つの要因であった。
【００１０】また、Ｉ2Ｌのトランジスタサイズを大き
くすることなく、実効コレクタ面積を増大する方法が特
開昭６３−２９３９７３号公報に記載されている。上記
方法は、Ｎ+型コレクタ領域とＰ型外部ベース領域とを
一部重ね合せて形成し、内部ベース領域が表面に形成さ
れないようにし、その結果、実効コレクタ面積を増大さ
せたものである。
くすることなく、実効コレクタ面積を増大する方法が特
開昭６３−２９３９７３号公報に記載されている。上記
方法は、Ｎ+型コレクタ領域とＰ型外部ベース領域とを
一部重ね合せて形成し、内部ベース領域が表面に形成さ
れないようにし、その結果、実効コレクタ面積を増大さ
せたものである。
【００１１】しかし、上記公報においては、１０20／ｃ
ｍ3程度のＮ+型コレクタ領域と１０19／ｃｍ3程度のＰ+
型外部ベース領域とが重なり、コレクタ・ベース間の耐
圧が低下、更には高濃度の接合を形成することにより、
結晶欠陥を発生させるという問題点があった。
ｍ3程度のＮ+型コレクタ領域と１０19／ｃｍ3程度のＰ+
型外部ベース領域とが重なり、コレクタ・ベース間の耐
圧が低下、更には高濃度の接合を形成することにより、
結晶欠陥を発生させるという問題点があった。
【００１２】本発明は、Ｉ2Ｌのトランジスタサイズを
大きくすることなく、実効コレクタ面積の大きいＩ2Ｌ
構造の半導体装置及びその製造方法を提供することを目
的とする。
大きくすることなく、実効コレクタ面積の大きいＩ2Ｌ
構造の半導体装置及びその製造方法を提供することを目
的とする。
【００１３】
【課題を解決するための手段】請求項１記載の本発明の
Ｉ2Ｌ構造半導体装置は、外部ベース領域とコレクタ領
域との間の内部ベース領域の表面部に上記コレクタ領域
と同じ導電型であり、且つ、上記コレクタ領域よりも不
純物濃度の低い領域が形成されていることを特徴とする
ものである。
Ｉ2Ｌ構造半導体装置は、外部ベース領域とコレクタ領
域との間の内部ベース領域の表面部に上記コレクタ領域
と同じ導電型であり、且つ、上記コレクタ領域よりも不
純物濃度の低い領域が形成されていることを特徴とする
ものである。
【００１４】また、請求項２記載の本発明のＩ2Ｌ構造
半導体装置の製造方法は、上記内部ベース領域形成のた
めの、上記基板と反対の導電型不純物のイオン注入を行
う際、上記イオン注入領域表面の導電型が上記基板の導
電型と同じになるように上記不純物の濃度分布のピーク
が形成される加速エネルギーを用いたことを特徴とす
る、請求項１記載のＩ2Ｌ構造半導体装置の製造方法で
ある。
半導体装置の製造方法は、上記内部ベース領域形成のた
めの、上記基板と反対の導電型不純物のイオン注入を行
う際、上記イオン注入領域表面の導電型が上記基板の導
電型と同じになるように上記不純物の濃度分布のピーク
が形成される加速エネルギーを用いたことを特徴とす
る、請求項１記載のＩ2Ｌ構造半導体装置の製造方法で
ある。
【００１５】
【作用】図３（ａ）は、本発明のＩ2Ｌの製造方法を用
いた場合の内部ベース領域の不純物濃度分布図を示し、
同（ｂ）は従来の方法を用いた場合の内部ベース領域の
不純物濃度分布図を示す。
いた場合の内部ベース領域の不純物濃度分布図を示し、
同（ｂ）は従来の方法を用いた場合の内部ベース領域の
不純物濃度分布図を示す。
【００１６】上記本発明を用いた場合、図３（ａ）に示
す様に不純物濃度のピークが従来の方法より深い所で生
じており、内部ベース領域表面での不純物の導電型はＮ
-になっている。
す様に不純物濃度のピークが従来の方法より深い所で生
じており、内部ベース領域表面での不純物の導電型はＮ
-になっている。
【００１７】
【実施例】以下、一実施例に基づいて本発明について詳
細に説明する。
細に説明する。
【００１８】図１（ａ）は請求項１記載の本発明の一実
施例のＩ2Ｌ構造半導体装置（以下「Ｉ2Ｌ」と略す。）
の構造断面図であり、同（ｂ）は同Ｉ2Ｌの平面図であ
り、図２は、請求項２記載の本発明の一実施例の図１に
示すＩ2Ｌの製造工程図である。また、図１及び図２に
おいては、１はＰ型シリコン基板、２はＮ+埋め込み
層、３はＮ型エピタキシャル成長層、４はＮ+拡散層、
５はＰ+型の外部ベース領域、６はＰ-型の内部ベース領
域、７はＮ-型の内部ベース反転領域、８は酸化膜、９
はレジスト、１０はコレクタ領域、１１はエミッタ領
域、１２はメタル電極、１３はインジェクタ部を示す。
施例のＩ2Ｌ構造半導体装置（以下「Ｉ2Ｌ」と略す。）
の構造断面図であり、同（ｂ）は同Ｉ2Ｌの平面図であ
り、図２は、請求項２記載の本発明の一実施例の図１に
示すＩ2Ｌの製造工程図である。また、図１及び図２に
おいては、１はＰ型シリコン基板、２はＮ+埋め込み
層、３はＮ型エピタキシャル成長層、４はＮ+拡散層、
５はＰ+型の外部ベース領域、６はＰ-型の内部ベース領
域、７はＮ-型の内部ベース反転領域、８は酸化膜、９
はレジスト、１０はコレクタ領域、１１はエミッタ領
域、１２はメタル電極、１３はインジェクタ部を示す。
【００１９】本発明の特徴は、従来Ｐ-型内部ベース領
域であったＮ型エピタキシャル成長層３表面がＮ-型領
域になっていることであり、これは内部ベース領域６形
成のためのイオン注入の加速エネルギーを従来より大き
くし、図３（ａ）に示す不純物濃度分布のピークをＰ型
シリコン基板１側に移動させることによって、Ｎ型エピ
タキシャル成長層３表面の導電型をＰ型からＮ-型に反
転させ、実現することができる。
域であったＮ型エピタキシャル成長層３表面がＮ-型領
域になっていることであり、これは内部ベース領域６形
成のためのイオン注入の加速エネルギーを従来より大き
くし、図３（ａ）に示す不純物濃度分布のピークをＰ型
シリコン基板１側に移動させることによって、Ｎ型エピ
タキシャル成長層３表面の導電型をＰ型からＮ-型に反
転させ、実現することができる。
【００２０】次に、図２を用いて、本発明の一実施例の
Ｉ2Ｌの製造工程を説明する。
Ｉ2Ｌの製造工程を説明する。
【００２１】まず、Ｐ型シリコン基板１にＮ+埋め込み
拡散層２を形成し、次に、抵抗率が１Ω・ｃｍであった
厚さが３μｍのエピタキシャル成長層３を形成し、その
後、Ｎ+拡散層４を形成する。その後全面に酸化膜８を
形成する（図２（ａ））。
拡散層２を形成し、次に、抵抗率が１Ω・ｃｍであった
厚さが３μｍのエピタキシャル成長層３を形成し、その
後、Ｎ+拡散層４を形成する。その後全面に酸化膜８を
形成する（図２（ａ））。
【００２２】次に、フォト・エッチング工程を用いて、
Ｉ2Ｌの外部ベース領域５となる領域のエピタキシャル
成長層３表面を露出させ、ボロンを、例えば、加速エネ
ルギーを約３０ＫｅＶでドーズ量を約１×１０15ｉｏｎ
ｓ／ｃｍ2でイオン注入を行う（図２（ｂ））。
Ｉ2Ｌの外部ベース領域５となる領域のエピタキシャル
成長層３表面を露出させ、ボロンを、例えば、加速エネ
ルギーを約３０ＫｅＶでドーズ量を約１×１０15ｉｏｎ
ｓ／ｃｍ2でイオン注入を行う（図２（ｂ））。
【００２３】次に、レジスト９を除去した後、再びフォ
ト・エッチングを行い、Ｉ2Ｌの内部ベース領域６とな
る領域のエピタキシャル成長層３表面を露出させ、ボロ
ンを加速エネルギーを約３００〜５００ＫｅＶで、ドー
ズ量を約１×１０12〜１×１０13ｉｏｎｓ／ｃｍ2でイ
オン注入を行う（図２（ｃ））。
ト・エッチングを行い、Ｉ2Ｌの内部ベース領域６とな
る領域のエピタキシャル成長層３表面を露出させ、ボロ
ンを加速エネルギーを約３００〜５００ＫｅＶで、ドー
ズ量を約１×１０12〜１×１０13ｉｏｎｓ／ｃｍ2でイ
オン注入を行う（図２（ｃ））。
【００２４】イオン注入の際の加速エネルギーを約３０
０ＫｅＶ〜５００ＫｅＶとしたのは、３００ＫｅＶより
小さければエピタキシャル成長層３表面の不純物導電型
が反転せず、Ｎ-型ではなくＰ-型となるからであり、５
００ＫｅＶより大きければ、現在、高集積化を図った外
部ベースの拡散深さは約５０００Åと浅いため、外部ベ
ース領域５と内部ベース領域６との接続抵抗が上昇する
ためである。従って、加速エネルギーの上限は、外部ベ
ースの拡散深さに応じて決定する。
０ＫｅＶ〜５００ＫｅＶとしたのは、３００ＫｅＶより
小さければエピタキシャル成長層３表面の不純物導電型
が反転せず、Ｎ-型ではなくＰ-型となるからであり、５
００ＫｅＶより大きければ、現在、高集積化を図った外
部ベースの拡散深さは約５０００Åと浅いため、外部ベ
ース領域５と内部ベース領域６との接続抵抗が上昇する
ためである。従って、加速エネルギーの上限は、外部ベ
ースの拡散深さに応じて決定する。
【００２５】次に、レジスト９を除去した後、酸化工程
（ドライブ工程）として、例えば、約９００℃、１００
分間（水蒸気雰囲気）の酸化処理を行い、膜厚が約３０
００Åの酸化膜を形成し、Ｉ2Ｌの外部ベース領域５及
び内部ベース領域６を活性化させると内部ベース領域６
の上部がＮ-型の内部ベース反転領域７になる（図２
（ｄ））。
（ドライブ工程）として、例えば、約９００℃、１００
分間（水蒸気雰囲気）の酸化処理を行い、膜厚が約３０
００Åの酸化膜を形成し、Ｉ2Ｌの外部ベース領域５及
び内部ベース領域６を活性化させると内部ベース領域６
の上部がＮ-型の内部ベース反転領域７になる（図２
（ｄ））。
【００２６】次に、フォト・エッチングを行い、Ｉ2Ｌ
のコレクタ領域１０及びエミッタ領域１１となる領域の
Ｎ型エピタキシャル成長層３の表面を露出させ、ヒ素を
例えば、加速エネルギーを約５０ＫｅＶで、ドーズ量を
約６×１０15ｉｏｎｓ／ｃｍ2でイオン注入を行う（図
２（ｅ））。
のコレクタ領域１０及びエミッタ領域１１となる領域の
Ｎ型エピタキシャル成長層３の表面を露出させ、ヒ素を
例えば、加速エネルギーを約５０ＫｅＶで、ドーズ量を
約６×１０15ｉｏｎｓ／ｃｍ2でイオン注入を行う（図
２（ｅ））。
【００２７】次に、フォトレジスト９を除去した後、Ｃ
ＶＤ法を用いて酸化膜を約４０００Å堆積させ、続いて
ドライブ工程として、約９００℃、１５０分（Ｎ2雰囲
気）の拡散熱処理を行い、Ｉ2Ｌのコレクタ領域１０及
びエミッタ領域１１を活性化させる。その後、コンタク
トホールを形成し、メタル電極１２を形成し完成する
（図２（ｆ））。尚、１３はインジェクタ部を示す。
ＶＤ法を用いて酸化膜を約４０００Å堆積させ、続いて
ドライブ工程として、約９００℃、１５０分（Ｎ2雰囲
気）の拡散熱処理を行い、Ｉ2Ｌのコレクタ領域１０及
びエミッタ領域１１を活性化させる。その後、コンタク
トホールを形成し、メタル電極１２を形成し完成する
（図２（ｆ））。尚、１３はインジェクタ部を示す。
【００２８】以上、本発明は、従来の製造方法に比べ内
部ベース領域６形成時のイオン注入の加速エネルギーを
従来は約１５０ＫｅＶであったところを約３００ＫｅＶ
〜５００ＫｅＶとすることが異なるのみで、後の工程は
従来の工程と同じである。
部ベース領域６形成時のイオン注入の加速エネルギーを
従来は約１５０ＫｅＶであったところを約３００ＫｅＶ
〜５００ＫｅＶとすることが異なるのみで、後の工程は
従来の工程と同じである。
【００２９】
【発明の効果】以上、詳細に説明した様に、本発明を用
いることにより、図５の同一のコレクタ領域面積の場合
の本発明に係るＩ2Ｌと従来のＩ2Ｌの逆方向電流増幅率
βｕの比較図に示す様に、同一コレクタ面積において、
本発明に係るＩ2Ｌの方が実効コレクタ面積として、Ｎ-
に反転した内部ベース領域分増加することになるので、
逆方向電流増幅率βｕを向上することができる。
いることにより、図５の同一のコレクタ領域面積の場合
の本発明に係るＩ2Ｌと従来のＩ2Ｌの逆方向電流増幅率
βｕの比較図に示す様に、同一コレクタ面積において、
本発明に係るＩ2Ｌの方が実効コレクタ面積として、Ｎ-
に反転した内部ベース領域分増加することになるので、
逆方向電流増幅率βｕを向上することができる。
【００３０】したがって、本発明において、例えば、図
５に示す場合に、同じ逆方向電流増幅率βｕを有するＩ
2Ｌのトランジスタサイズを従来と比べて約１／２にす
ることが可能であるように、装置の高集積化が図れる。
５に示す場合に、同じ逆方向電流増幅率βｕを有するＩ
2Ｌのトランジスタサイズを従来と比べて約１／２にす
ることが可能であるように、装置の高集積化が図れる。
【図１】（ａ）は、本発明の一実施例のＩ2Ｌ構造半導
体装置の断面図であり、（ｂ）は、同Ｉ2Ｌ構造半導体
装置の平面図である。
体装置の断面図であり、（ｂ）は、同Ｉ2Ｌ構造半導体
装置の平面図である。
【図２】本発明の一実施例のＩ2Ｌ構造半導体装置の製
造工程図である。
造工程図である。
【図３】（ａ）は、図１のＡ−Ａ’断面における不純物
濃度分布であり、（ｂ）は、図４（ｆ）のＡ−Ａ’断面
における不純物濃度分布である。
濃度分布であり、（ｂ）は、図４（ｆ）のＡ−Ａ’断面
における不純物濃度分布である。
【図４】従来のＩ2Ｌ構造半導体装置の製造工程図であ
る。
る。
【図５】同一コレクタサイズの場合の本発明に係るＩ2
Ｌ構造半導体装置と従来のＩ2Ｌ構造半導体装置との逆
方向電流増幅率の比較図である。
Ｌ構造半導体装置と従来のＩ2Ｌ構造半導体装置との逆
方向電流増幅率の比較図である。
１ Ｐ型シリコン基板 ２ Ｎ+埋め込み層 ３ Ｎ型エピタキシャル層 ４ Ｎ+拡散層 ５ 外部ベース領域 ６ 内部ベース領域 ７ 内部ベース反転領域 ８ 酸化膜 ９ レジスト １０ コレクタ領域 １１ エミッタ領域 １２ メタル電極 １３ インジェクタ部
Claims (2)
- 【請求項１】 外部ベース領域とコレクタ領域との間の
内部ベース領域の表面部に上記コレクタ領域と同じ導電
型であり、且つ、上記コレクタ領域よりも不純物濃度の
低い領域が形成されていることを特徴とするＩ2Ｌ構造
半導体装置。 - 【請求項２】 上記内部ベース領域形成のための、上記
基板とは反対の導電型不純物のイオン注入を行う際、上
記イオン注入領域表面の導電型が上記基板の導電型と同
じになるように上記不純物の濃度分布のピークが形成さ
れる加速エネルギーを用いたことを特徴とする、請求項
１記載のＩ2Ｌ構造半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05065284A JP3138356B2 (ja) | 1993-03-24 | 1993-03-24 | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05065284A JP3138356B2 (ja) | 1993-03-24 | 1993-03-24 | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275785A true JPH06275785A (ja) | 1994-09-30 |
| JP3138356B2 JP3138356B2 (ja) | 2001-02-26 |
Family
ID=13282486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05065284A Expired - Fee Related JP3138356B2 (ja) | 1993-03-24 | 1993-03-24 | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138356B2 (ja) |
-
1993
- 1993-03-24 JP JP05065284A patent/JP3138356B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3138356B2 (ja) | 2001-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0147014B2 (ja) | ||
| JPS60175453A (ja) | トランジスタの製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JPH06275785A (ja) | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPH07161729A (ja) | 半導体装置の製造方法 | |
| JP3126082B2 (ja) | 相補形トランジスタおよびその製造方法 | |
| JPS63244768A (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| KR920000632B1 (ko) | 고성능 바이폴라 트랜지스터 및 그 제조방법 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JPH0713971B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR100194654B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPH06224209A (ja) | 縦型トランジスタおよびその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH0684930A (ja) | バイポーラトランジスタの製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH04167436A (ja) | 半導体装置 | |
| JPH02181931A (ja) | 半導体装置の製造方法 | |
| JPH03278568A (ja) | 半導体装置の製造方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 | |
| JPH0376154A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |