KR940002994A - 반도체 장치 및 그의 제조방법 - Google Patents
반도체 장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR940002994A KR940002994A KR1019920012443A KR920012443A KR940002994A KR 940002994 A KR940002994 A KR 940002994A KR 1019920012443 A KR1019920012443 A KR 1019920012443A KR 920012443 A KR920012443 A KR 920012443A KR 940002994 A KR940002994 A KR 940002994A
- Authority
- KR
- South Korea
- Prior art keywords
- buried layer
- semiconductor device
- layer
- type
- buried
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
이 발명은 반도체 장치 및 그의 제조방법에 관한 것으로, 하나의 매몰층 마스크 및 하나의 불순물 소스로써 상하층의 다른 농도 프로파일을 갖는 2층의 매몰층을 형성한다. 상기 2층의 매몰층은 저농도의 제1매몰층과 고농도의 제2매몰층으로 이루어진다. 상기 제1 및 제2매몰층의 온도 프로파일은 이용목적에 따라 역전될 수도 있다. 이 발명에 의하면 하이폴라 트랜지스터 또는 바이시모스 등의 반도체 장치를 제조하는 경우에 고내압이면서 고속인 반도체 장치를 실현할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(A) 내지 (D)는 이 발명에 따른 바이폴라 트랜지스터의 매몰층 형성 방법을 도시한 제조 공정도이다.
Claims (7)
- 제1도전형의 반도체 기판과, 상기 반도체 기판상에 형성된 제2도전형의 제1매몰층과, 상기 재1매몰층상에 이와 대응되는 위치에 형성된 제2도전형의 제2매몰층과, 상기 제1및 제2매몰층을 완전히 덮게 형성된 유효 에피텍셜층을 포함하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제1도전형은 P형이고, 제2도전형은 N형인 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제1매몰층은 제2매몰층보다 고농도로 이온주입된 층인 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제2매몰층온 제1매몰층보다 고농도로 이온주입된 층인 것을 특징으로 하는 반도체 장치.
- 제1도전형의 반도체 기판상에 산화막을 형성하고 매몰층이 형성될 영역을 정의하는 개구부를 형성하는 공정과, 상기 개구부를 통하여 제2도전형의 불순물을 1차 이온주입하는 공정과, 상기 1차 이온주입후 드라이브인하여 제1매몰층을 형성하는 공정과, 상기 제1매몰층이 형성된 결과적 구조상태에서 에피텍셜 성장하여 상기 제1매몰층 상에 에피텍셜층을 형성하는 공정과, 상기 에피텍셜층상에 2차 이온주입하는 공정과, 상기 2차 이온주입후 드라이브인하여 제2매몰층을 형성하는 공정과, 상기 산화막을 제거하는 공정과, 상기 산화막 제거 후 결과적 구조에서 전면 에피텍셜 성장하여 유효 에피텍셜층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제5항에 있어서, 상기 제1도전형은P형이고, 제2도전형은 N형인 것을 특징으로 하는 반도체 장치의 제조방법.
- 제5항에 있어서, 상기 재1매몰층과 제2매몰층은 서로 다른 농도 프로파일을 갖도록 상기 1차 이온주입 공정 및 2차 이온주입 공정시 이온에너지량 및 도우즈량을 달리하여 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012443A KR100194654B1 (ko) | 1992-07-13 | 1992-07-13 | 반도체장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012443A KR100194654B1 (ko) | 1992-07-13 | 1992-07-13 | 반도체장치 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940002994A true KR940002994A (ko) | 1994-02-19 |
| KR100194654B1 KR100194654B1 (ko) | 1999-06-15 |
Family
ID=56684352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920012443A KR100194654B1 (ko) | 1992-07-13 | 1992-07-13 | 반도체장치 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100194654B1 (ko) |
-
1992
- 1992-07-13 KR KR1019920012443A patent/KR100194654B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100194654B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009982A (ko) | 박막트랜지스터의 제조방법 | |
| KR970013402A (ko) | 플래쉬 메모리장치 및 그 제조방법 | |
| KR940002994A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR920015453A (ko) | 스위칭 반도체장치의 제조방법 | |
| KR920015641A (ko) | 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법 | |
| KR970018687A (ko) | 고내압 모스 트랜지스터 제조방법 | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR940001466A (ko) | 반도체장치 및 그 제조방법 | |
| KR940016624A (ko) | 선택성장 실리콘층을 이용한 반도체 소자 제조방법 | |
| KR950021749A (ko) | 반도체소자 제조방법 | |
| JPH05218437A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| KR960036135A (ko) | 고내압용 트랜지스터 및 그 제조방법 | |
| KR970053966A (ko) | 아날로그용 반도체 소자 및 그 제조방법 | |
| JPS6197869A (ja) | 電界効果トランジスタ | |
| JPS57177572A (en) | Field effect transistor and manufacture thereof | |
| KR940008132A (ko) | 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR970013121A (ko) | 박막 트랜지스터 제조 방법 | |
| KR940012669A (ko) | 트랜지스터 제조방법 | |
| KR920015597A (ko) | 고전압 cmos 트랜지스터 공정방법 | |
| KR970018730A (ko) | 박막트랜지스터의 제조방법 | |
| KR970003695A (ko) | 트랜지스터 제조방법 | |
| KR970008649A (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| JPS5651840A (en) | Preparation of semiconductor device | |
| JPS57167679A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| N231 | Notification of change of applicant | ||
| FPAY | Annual fee payment |
Payment date: 20120130 Year of fee payment: 14 |
|
| EXPY | Expiration of term |