KR950021749A - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR950021749A
KR950021749A KR1019930028860A KR930028860A KR950021749A KR 950021749 A KR950021749 A KR 950021749A KR 1019930028860 A KR1019930028860 A KR 1019930028860A KR 930028860 A KR930028860 A KR 930028860A KR 950021749 A KR950021749 A KR 950021749A
Authority
KR
South Korea
Prior art keywords
gate electrode
conductive layer
insulating film
forming
implanting impurities
Prior art date
Application number
KR1019930028860A
Other languages
English (en)
Other versions
KR970006977B1 (ko
Inventor
한정수
박주형
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930028860A priority Critical patent/KR970006977B1/ko
Publication of KR950021749A publication Critical patent/KR950021749A/ko
Application granted granted Critical
Publication of KR970006977B1 publication Critical patent/KR970006977B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 종래 LDD구조에 있어서 채널 저항의 감소로 인하여 저농도 불순물영역의 저항이 상대적으로 커지게 되어 게이트 전압이 높은 부분에서 상호 전도성이 떨어지는 문제를 해결하기 위해 반도체기판(1)상에 게이트절연막(6)과 게이트 전극 형성을 위한 도전층(3)을 차례로 형성하는 공정과, 상기 도전층(3)과 게이트절연막(6)을 패터닝하여 케이트전극(3)을 형성하는 공정, 상기 결과물에 경사이온주입 공정에 의해 불순물을 저농도로 이온주입하는 공정, 수직이온주입공정에 의해 불순물을 고농도로 이온주입하는 공정, 열처리를 행하는 공정을 포함하여 이루어지는 것을 특징으로 한는 반도체소자 제조방법을 제공한다.
본 발명에 의하면, 소오스와 드레인간의 내압을 높여 핫케리어에 의한 열화를 방지할 수 있게 핌과 동시에 상호 전도성을 일반적인 소오드/드레인구조일 때와 동일한 수준으로 유지할 수 있게 되므로 소자의 신뢰성을 향상시킬 수 있고, 통통한 디자인룰(Design rule)을 가지는 소자에 비하여 소자동작속도를 개선시킬 수 있게 된다.

Description

반도체소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 종래의 DDD구조 트랜지스터를 도시한 단면구조도
제3도는 본 발명의 일실시예에 의한 트랜지스터 제조방법을 도시한 공정순서도
제4도는 본 발명의 다른 실시예에 의한 트랜지스터 제조방법을 도시한 공정순서도

Claims (3)

  1. 반도체기판(1)상에 게이트절연막(6)과 게이트전극 형성을 위한 도전층(3)을 차례로 형성하는 공정과, 상기 도전층(3)과 게이트절연막(6)을 패터닝하여 게이트전극(3)을 형성하는 공정, 상기 결과물에 경사이온주입공정에 의해 불순물을 저농도로 이온주입하는 공정, 수직이온주입공정에 의해 불순물을 고농도로 이온주입하는 공정, 열처리를 행하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  2. 반도체기판(1)상에 게이트절연막(6)과 게이트전극 형성을 위한 도전층(3)을 차례로 형성하는 공정과, 상기 도전층(3)과 게이트절연막(6)을 패터닝하여 게이트전극(3)을 형성하는 공정, 상기 결과물에 경사이온주입공정에 의해 불순물을 고농도로 이온주입하는 공정, 수직이온주입공정에 의해 불순물을 저농도로 이온주입하는 공정, 및 열처리를 행하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제2항에 있어서, 상기 게이트전극(3)을 형성하는 공정후에 결과물 전면에 절연박막을 증착하는 공정이 더 포함되는 것을 특징으로 하는 반도체소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930028860A 1993-12-21 1993-12-21 반도체소자 제조방법 KR970006977B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930028860A KR970006977B1 (ko) 1993-12-21 1993-12-21 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930028860A KR970006977B1 (ko) 1993-12-21 1993-12-21 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR950021749A true KR950021749A (ko) 1995-07-26
KR970006977B1 KR970006977B1 (ko) 1997-05-01

Family

ID=19371950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930028860A KR970006977B1 (ko) 1993-12-21 1993-12-21 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR970006977B1 (ko)

Also Published As

Publication number Publication date
KR970006977B1 (ko) 1997-05-01

Similar Documents

Publication Publication Date Title
KR940010384A (ko) 박막트랜지스터 제조방법
KR950021749A (ko) 반도체소자 제조방법
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR970054171A (ko) 액세스(Access) 트랜지스터에 대한 드라이브(Driver) 트랜지스터의 셀 비율 증대 방법
KR940022829A (ko) 모스(mos) 트랜지스터 제조방법
KR970054398A (ko) 모스트랜지스터 제조 방법
KR950025921A (ko) 반도체소자 제조방법
KR950025925A (ko) 반도체소자 제조방법
KR970053017A (ko) 모스트랜지스터 제조방법
KR970054470A (ko) 디램 셀(DRAM cell) 트랜지스터 및 그 제조방법
KR960009219A (ko) 박막트랜지스터 제조방법
KR940010387A (ko) 반도체 소자 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법
KR960006056A (ko) 박막트랜지스터 제조방법
KR930018743A (ko) Mosfet 제조방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR950024355A (ko) 반도체 소자 및 그 제조방법
KR970054199A (ko) Sram의 박막 트랜지스터 제조방법
KR950024331A (ko) 반도체 소자 제조방법
KR970054483A (ko) 문턱 전압 조절 모스 게이트 전력 소자의 제조 방법
KR970053596A (ko) 박막트랜지터 및 그 제조 방법
KR960043287A (ko) 실리사이드를 이용한 완전자기 정렬형의 박막트랜지스터 및 그 제조방법
KR940016892A (ko) 불순물 농도가 선형적으로 변하는 소오스-드레인을 갖는 폴리실리콘 박막 트랜지스터의 제조방법
KR930009126A (ko) Ldd형 mos 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee