KR970053966A - 아날로그용 반도체 소자 및 그 제조방법 - Google Patents

아날로그용 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR970053966A
KR970053966A KR1019950066125A KR19950066125A KR970053966A KR 970053966 A KR970053966 A KR 970053966A KR 1019950066125 A KR1019950066125 A KR 1019950066125A KR 19950066125 A KR19950066125 A KR 19950066125A KR 970053966 A KR970053966 A KR 970053966A
Authority
KR
South Korea
Prior art keywords
analog
semiconductor substrate
capacitor
semiconductor device
electrode
Prior art date
Application number
KR1019950066125A
Other languages
English (en)
Inventor
이희승
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066125A priority Critical patent/KR970053966A/ko
Publication of KR970053966A publication Critical patent/KR970053966A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 밤명은 아날로그용 반도체소자 및 그 제조방법에 관한 것으로, 특히 아날로그와 디지탈 회로가 공존하는 반도체소자에서 P-WELL 영역에 N+ 도핑지역을 형성하여 이것을 캐패시터 하부전극으로 사용함으로써 공정을 단순화시키고 아날로그 캐패시터 특성을 향상시킬 수 있는 기술이다.

Description

아날로그용 반도체 소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 내지 제5도는 본 발명에 의해 MOSFET와 아날로그용 캐패시터가 형성된 것을 도시한 단면도.

Claims (10)

  1. 반도체소자 제조방법에 있어서, 반도체기판에 필드산화막을 형성한 후 아날로그 캐패시터 하부전극용 마스크를 형성하고, 캐패시터가 형성될 부분에 반도체 기판과 반대 타입의 불순물을 고농도로 이온주입하고 열처리를 하여 하부 전극을 형성하는 단계와, 노출되는 반도체 기판과 상기 하부 전극 상부에 게이트 산화막과 유전체막을 형성하고 MOS트랜지스터의 게이트 전극과 캐패시터의 상부전극을 형성하는 단게와, N형 고농도 불순물을 노출된 반도체기판으로 주입하여 소오스/드레인 영역을 형성하는 단계를 포함하는 아날로그용 반도체 소자 제조방법.
  2. 제1항에 있어서, 상기 게이트 전극과 캐새시터 상부전극은 다결정실리콘층을 증착하고, 그 위에 텅스텐실리사이드층을 증착한 다음, 패턴닝 공정으로 형성하는 것을 특징으로 하는 아날로그용 반도체 소자 제조방법.
  3. 제1항에 있어서, 상기 하부 전극은 캐패시터가 형성될 부분에 반도체 기판과 반대 타입의 P 또는 As원자를 고농도로 이온주입하고 열처리를 하여 N+ 도핑지역으로 형성하는 것을 특징으로 하는 아날로그용 반도체 소자 제조방법.
  4. 제1항에 있어서, 상기 반도체기판은 P형이고, 아날로그 캐패시터가 형성될 반도체 기판에는 P-well을 구비하는 것을 특징으로 하는 아날로그용 반도체 소자 제조방법.
  5. 제1항 또는 제2항에 있어서, 상기 상부전극으로 사용되는 폴리실리콘에 불순물을 도핑하되 하부전극과 도핑레벨을 고농도로 비슷하게 도핑하는 것을 특징으로 하는 아날로그용 반도체 소자 제조방법.
  6. 아날로그 반도체소자에 있어서, 반도체기판의 일정부분에 반도체 기판과 반대 타임의 불순물을 고농도로 이온주입되어 형성되는 하부 전극과, 상기 하부전극 상부에 유전체막과 상부 전극이 적층되어 이루어진 아날로그 캐패시터와, 상기 아날로그 캐패시터와는 필드산화막에 의해 격리되고, 상기 반도체기판 사부에 게이트 산화막에 게이트전극이 적층되고, 게이트 전극의 양측에 있는 반도체기판에 소오스/드레인이 형성되어 이루어진 MOSFET를 포함하는 아날로그용 반도체 소자.
  7. 제6항에 있어서, 상기 아날로그 캐패시터가 구비되는 반도체기판에는 P-well이 형성된 것을 특징으로 하는 아날로그용 반도체 소자.
  8. 제6항에 있어서, 상기 게이트 전극과 상부전극을 동일한 층으로 이루어지는 것을 특징으로 하는 아날로그용 반도체 소자.
  9. 제8항에 있어서, 상기 게이트 전극과 캐패시터의 상부전극은 다결정실리콘층과 텅스텐 실리사이드층이 적층된 것을 특징으로 하는 아날로그용 반도체 소자.
  10. 제5항에 있어서, 상기 하부전극은 전압 극성에 관계없이 전극 역할을 할 수 있도록 P-well 영역과 내부 연결시킨 것을 특징으로 하는 아날로그용 반도체 소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066125A 1995-12-29 1995-12-29 아날로그용 반도체 소자 및 그 제조방법 KR970053966A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066125A KR970053966A (ko) 1995-12-29 1995-12-29 아날로그용 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066125A KR970053966A (ko) 1995-12-29 1995-12-29 아날로그용 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR970053966A true KR970053966A (ko) 1997-07-31

Family

ID=66637722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066125A KR970053966A (ko) 1995-12-29 1995-12-29 아날로그용 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR970053966A (ko)

Similar Documents

Publication Publication Date Title
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
US6348719B1 (en) Using a change in doping of poly gate to permit placing both high voltage and low voltage transistors on the same chip
KR970013402A (ko) 플래쉬 메모리장치 및 그 제조방법
KR950025920A (ko) 반도체소자 제조방법
KR960035908A (ko) 모스 전계효과 트랜지스터의 제조방법
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR970053966A (ko) 아날로그용 반도체 소자 및 그 제조방법
KR940016961A (ko) 모스(mos) 트랜지스터 및 그 제조 방법
JPS62265765A (ja) 半導体装置の製造方法
KR960043050A (ko) 반도체 소자의 트랜지스터 제조방법
JPH0344075A (ja) 半導体装置の製造方法
JPH0342872A (ja) 半導体装置の製造方法
KR970053886A (ko) 씨모오스(cmos) 소자 제조방법
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
JPS634668A (ja) Ｍｏｓ型半導体装置
KR930009131A (ko) Mos 트랜지스터의 제조방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR960006079A (ko) 박막트랜지스터 제조 방법
KR970018251A (ko) 고내압 모스(mos) 트랜지스터 제조방법
KR920007225A (ko) 반도체 소자의 제조방법
KR920007215A (ko) 다층구조의 시모스 트랜지스터의 제조방법
KR950009979A (ko) 모스트랜지스터의 제조방법
KR970013407A (ko) 모스 트랜지스터 제조 방법
KR970018730A (ko) 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application