KR950009979A - 모스트랜지스터의 제조방법 - Google Patents

모스트랜지스터의 제조방법 Download PDF

Info

Publication number
KR950009979A
KR950009979A KR1019930019312A KR930019312A KR950009979A KR 950009979 A KR950009979 A KR 950009979A KR 1019930019312 A KR1019930019312 A KR 1019930019312A KR 930019312 A KR930019312 A KR 930019312A KR 950009979 A KR950009979 A KR 950009979A
Authority
KR
South Korea
Prior art keywords
film
insulating film
polysilicon
drain region
source
Prior art date
Application number
KR1019930019312A
Other languages
English (en)
Other versions
KR970004483B1 (en
Inventor
황현상
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR93019312A priority Critical patent/KR970004483B1/ko
Publication of KR950009979A publication Critical patent/KR950009979A/ko
Application granted granted Critical
Publication of KR970004483B1 publication Critical patent/KR970004483B1/ko

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 356M급 이상의 트랜지스터 제조시에 적용할 수 있는 저농도의 p＋소오스/드레인영역이 매우 얕은 접합을 갖는 LDD 모스트랜지스터의 제조방법에 관한 것이다.
n형 반도체 기판상에 게이트 산화막을 형성하는 스텝과, 게이트 산화막상에 보론이 도우핑된 p＋폴리시리콘막을 형성하는 스텝과, p＋폴리실리콘막상에 절연막을 도포하는 스텝과, 절연막상에 프토레지스트막을 도포하고 패터닝하여 절연막을 노출시키는 스텝과, 포토레지스터막을 마스크로 절연막을 식각하는 스텝과, 절연막을 마스크로 하여 p＋폴리실리콘막으로 불소이온을 이온 주입하는 스텝과, 남아있는 포토레지스타막을 제거하는 스텝과, 열처리 공정을 수행하여 저농도의 p＋소오드/드레인영역을 형성하는 스텝과, 상기 절연막을 마스크로 p＋폴리실리콘막을 식각하여 게이트를 형성하는 스텝과, 상기 절연막을 제거하는 스텝과, 기판 전면에 산화막을 증착하고 이방성 에칭하여 게이트의 측벽에 스페이서를 형성하는 스텝과, 기판으로 p형 불순물을 고농도로 이온 주입하여 상기 저농도의 소오스/드레인영역에 인접하도록 고농도의 p＋소오스/드레인영역을 형성하는 스텝을 포함한다.

Description

모스트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 LDD PMOS 트랜지스터의 제조공정도,
제3도는 본 발명의 접합깊이에 따른 저농도 p-불순물영역의 도우핑 프로파일(doping profile)을 나타낸 도면,
제4도는 본 발명의 게이트 길이에 따른 한계전압(Thresold voltage)을 나타낸 도면.

Claims (10)

  1. n형 반도체기판(31)상에 게이트산화막(33)을 형성하는 스텝과, 게이트산화막(33)상에 p형 불순물이 도우핑된 p+폴리실리콘막(35)을 형성하는 스텝과, p+폴리실리콘막(35)상에 절연막(37)을 도포하는 스텝과, 절연막(37)상에 포토레지스트막(39)을 도포하고 패터닝하여 절연막(37)을 노출시키는 스텝과, 포토레지스터막(39)을 마스크로하여 노출된 절연막(37)을 식각하는 스텝과, 절연막(37)을 마스크로 하여 p+폴리실리콘막(35)으로 불소이온을 이온 주입하는 스텝과, 남아있는 포토레지스트막(39)을 제거하는 스텝과, 열처리공정을 수행하여 저농도의 p+소오스/드레인영역(41)을 형성하는 스텝과, 상기 절연막(37)을 마스크로 p+폴리실리콘막(35)을 식각하여 게이트(43)를 형성하는 스텝과, 상기 절연막(37)을 제거하는 스텝과, 기판 전면에 산화막을 증착하고 이방성 에칭하여 게이트(43)의 측벽에 스페이서(45)를 형성하는 스텝과, 기판으로 p형 불순물을 고농도로 이온 주입하여 상기 저농도의 p-소오스/드레인영역(41)에 인접하도록 고농도의 p+소오스/드레인영역(47)을 형성하는 스텝을 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  2. 제1항에 있어서, p+폴리실리콘막(35)은 저농도의 p-소오스/드레인영역(41)을 형성하기 위한 확산 소오스로 작용하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  3. 제2항에 있어서, p+폴리실리콘막(35)은 게이트산화막(33)상에 폴리실리콘막을 도포하고, 폴리실리콘막에 p형 불순물을 도우핑시켜 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  4. 제3항에 있어서, p+폴리실리콘막(35)에 도우핑된 불순물이 보론 이온인것을 특징으로 하는 모스 트랜지스터의 제조방법.
  5. 제2항에 있어서, p+폴리실리콘막(35)은 게이트 산화막(33)상에 n+폴리실리콘막을 도포하고, n+폴리실리콘막에 BF2를 n+폴리실리콘막에 도우핑된 n형 불순물을 상쇄하고도 남을 정도의 양으로 도우핑시켜 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  6. 제1항에 있어서, 절연막(37)으로 질화막 또는 CVD산화막중 하나를 사용하는 것을 징으로 하는 모스 트랜지스터의 제조방법.
  7. 제1항에 있어서, 저농도의 p+소오스/드레인영역(41)은 열처리 공정 수행시 p+폴리실리콘막(35)에 도우핑된 불순물이 게이트 산화막(33)을 통하여 확산하여 형성되는 것을 특징으로 하는 모스트랜지스터의 제조방법.
  8. 제7항에 있어서, 저농도의 p+소오스/드레인영역(41)은 500Å 이하의 접합깊이(junction depth)를 갖는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  9. 제1항에 있어서, 이온 주입되는 불소이온의 도우즈(Dose)량은 p+폴리실리콘막(35)에 도우핑된 p형 불순물의 2배인것을 특징으로 하는 모스 트랜지스터의 제조방법.
  10. 제9항에 있어서, 불소 이온은 열처리 공정시 p+폴리실리콘막(35)에 도우핑된 p형 불순물의 확산을 촉진시켜 주는 역할을 하는 모스 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93019312A 1993-09-22 1993-09-22 Method for manufacture of mos transistor KR970004483B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR93019312A KR970004483B1 (en) 1993-09-22 1993-09-22 Method for manufacture of mos transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93019312A KR970004483B1 (en) 1993-09-22 1993-09-22 Method for manufacture of mos transistor

Publications (2)

Publication Number Publication Date
KR950009979A true KR950009979A (ko) 1995-04-26
KR970004483B1 KR970004483B1 (en) 1997-03-28

Family

ID=19364262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93019312A KR970004483B1 (en) 1993-09-22 1993-09-22 Method for manufacture of mos transistor

Country Status (1)

Country Link
KR (1) KR970004483B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504187B1 (ko) * 1997-12-29 2006-05-17 매그나칩 반도체 유한회사 모스형 전계효과 트랜지스터의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504187B1 (ko) * 1997-12-29 2006-05-17 매그나칩 반도체 유한회사 모스형 전계효과 트랜지스터의 제조방법

Also Published As

Publication number Publication date
KR970004483B1 (en) 1997-03-28

Similar Documents

Publication Publication Date Title
US5548143A (en) Metal oxide semiconductor transistor and a method for manufacturing the same
JP3474589B2 (ja) 相補型ｍｉｓトランジスタ装置
US7544558B2 (en) Method for integrating DMOS into sub-micron CMOS process
KR100299553B1 (ko) 반도체장치및그제조방법
US8120109B2 (en) Low dose super deep source/drain implant
KR960035908A (ko) 모스 전계효과 트랜지스터의 제조방법
JPH0346238A (ja) 半導体装置の製造方法
KR950009979A (ko) 모스트랜지스터의 제조방법
KR970023872A (ko) 모스 트랜지스터의 제조방법
JP2001298187A (ja) 高電圧トランジスタの製造方法
JP3366709B2 (ja) Ｍｏｓトランジスタの製造方法
KR940004415B1 (ko) Mos fet 제조방법 및 그 구조
KR100304974B1 (ko) 모스트랜지스터제조방법
KR970018259A (ko) 반도체 소자의 트랜지스터 제조방법
US6207520B1 (en) Rapid thermal anneal with a gaseous dopant species for formation of lightly doped regions
KR960043050A (ko) 반도체 소자의 트랜지스터 제조방법
KR100334968B1 (ko) 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법
KR100406591B1 (ko) 반도체소자의제조방법
KR930008897B1 (ko) Mosfet 제조방법
KR100223994B1 (ko) 고집적 엔형 전계효과 금속산화물반도체 구조 및 그 제조방법
JPH05251697A (ja) Ｍｏｓｆｅｔ及びその製造方法
US20020089021A1 (en) Semiconductor device with an anti-doped region
KR100265851B1 (ko) 반도체장치의전계효과트랜지스터제조방법
KR100327419B1 (ko) 반도체소자제조방법
KR930001290B1 (ko) 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120626

Year of fee payment: 16

EXPY Expiration of term