KR940012669A - 트랜지스터 제조방법 - Google Patents
트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR940012669A KR940012669A KR1019920021059A KR920021059A KR940012669A KR 940012669 A KR940012669 A KR 940012669A KR 1019920021059 A KR1019920021059 A KR 1019920021059A KR 920021059 A KR920021059 A KR 920021059A KR 940012669 A KR940012669 A KR 940012669A
- Authority
- KR
- South Korea
- Prior art keywords
- implanting
- bldd
- transistor manufacturing
- oxide film
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- 239000012535 impurity Substances 0.000 claims abstract 5
- -1 aron ions Chemical class 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims abstract 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 3
- 229910052786 argon Inorganic materials 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000007943 implant Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 고집적 반도체소자의 트랜지스터 제조방법에 관한 것으로, MOSFET소자의 저농도 불순물을 임플란트시킨후, 아르온 이온(Ar+)을 추가적으로 임플란트시킴으로 서브마이크론급 MOSFET소자에서 핫 캐리어 효과를 방지할 수 있는 BLDD(buried ligtly doped drain)를 갖는 트랜지스터 제조방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3E도는 본 발명에 의해 BLDD를 갖는 MOSFET의 구조를 도시한 단면도.
Claims (3)
- BLDD를 구비한 트랜지스터 제조방법에 있어서, P형 실리콘기판 상부에 게이트 산화막 및 게이트 폴리를 적층하여 형성한 후, N형 저농도 불순물을 임플란트시키는 단계와, 아르곤 이온(Ar+)을 계속하여 임플란트시키는 단계와, 열공정을 실시하여 BLDD를 형성하고, 게이트 산화막 및 게이트 폴리측벽에 스페이서를 형성한후, N형 고농도 불순물을 이온주입시켜서 소오스 및 드레인을 형성하는 단계로 이루어지는 것을 특징으로 하는 트랜지스터 제조방법.
- 제1항에 있어서, 상기 아르곤 이온을 임플란트시키는 에너지는 저농도 불순물을 임플란트 시키는 에너지보다 크게 하는 것을 특징으로 하는 트랜지스터 제조방법.
- BLDD를 구비한 트랜지스터 제조방법에 있어서, P형 실리콘기판 상부에 게이트 산화막과 게이트 폴리를 적층한후, N형 고농도 불순물을 임플란트시키는 단계와, 아르곤 이온(Ar+)을 임프란트시킨후 열공정을 실시하여BLDD가 구비된 소오스 및 드레인을 형성하는 단계로 이루어지는 것을 특징으로 하는 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021059A KR950005481B1 (ko) | 1992-11-11 | 1992-11-11 | 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021059A KR950005481B1 (ko) | 1992-11-11 | 1992-11-11 | 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940012669A true KR940012669A (ko) | 1994-06-24 |
| KR950005481B1 KR950005481B1 (ko) | 1995-05-24 |
Family
ID=19342857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920021059A KR950005481B1 (ko) | 1992-11-11 | 1992-11-11 | 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950005481B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101916135B1 (ko) * | 2018-06-27 | 2019-01-30 | 동서에너지 주식회사 | 선박을 이용한 도서 지대 콘크리트 타설 장비 및 방법 |
-
1992
- 1992-11-11 KR KR1019920021059A patent/KR950005481B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950005481B1 (ko) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880003404A (ko) | 다른 p-형 도팬트를 구비한 p-형 도팬트의 특성개량 | |
| KR910007163A (ko) | 집적회로 디바이스 및 그의 제조방법 | |
| KR940012669A (ko) | 트랜지스터 제조방법 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR950026029A (ko) | Mos트랜지스터 반도체 장치 및 그의 제조방법 | |
| KR970018259A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR940022918A (ko) | 모스펫트(mosfet) 및 그 제조방법 | |
| EP0908947A3 (en) | Method for fabricating semiconductor device with pMIS transistor | |
| KR970053886A (ko) | 씨모오스(cmos) 소자 제조방법 | |
| KR960035923A (ko) | 반도체 소자의 제조방법 | |
| KR970052211A (ko) | 반도체 소자의 접합 영역 형성 방법 | |
| KR890005893A (ko) | 반도체장치의 제조방법 | |
| KR960039216A (ko) | Soi기판을 사용하는 반도체장치의 트랜지스터 제조방법 | |
| KR880003439A (ko) | 채널 영역만을 고농도로 도우핑시킨 서브마이크론mosfet장치 및 그 제조방법 | |
| KR960026141A (ko) | 실리콘 기판에 의한 얕은 접합층 저온 형성방법 | |
| KR960035911A (ko) | 반도체 소자의 제조방법 | |
| KR980005874A (ko) | P 형 불순물 침투를 억제하면서 표면 채널형 p 채널 mos 트랜지스터를 제조하는 방법 | |
| KR960002895A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970053966A (ko) | 아날로그용 반도체 소자 및 그 제조방법 | |
| KR970004073A (ko) | 저도핑 드레인 (ldd) 구조의 모스 (mos) 트랜지스터 및 그 제조 방법 | |
| KR970009277B1 (en) | Source/drain junction formation method of semiconductor device | |
| KR920015632A (ko) | 소이모스소자 제조방법 | |
| KR970053071A (ko) | 모스펫의 제조방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR960015967A (ko) | 얕은 접합을 갖는 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |