KR960026141A - 실리콘 기판에 의한 얕은 접합층 저온 형성방법 - Google Patents

실리콘 기판에 의한 얕은 접합층 저온 형성방법 Download PDF

Info

Publication number
KR960026141A
KR960026141A KR1019940036815A KR19940036815A KR960026141A KR 960026141 A KR960026141 A KR 960026141A KR 1019940036815 A KR1019940036815 A KR 1019940036815A KR 19940036815 A KR19940036815 A KR 19940036815A KR 960026141 A KR960026141 A KR 960026141A
Authority
KR
South Korea
Prior art keywords
forming
silicon substrate
low temperature
ions
substrate
Prior art date
Application number
KR1019940036815A
Other languages
English (en)
Other versions
KR0140325B1 (ko
Inventor
김광일
권영규
배영호
정옥진
Original Assignee
김만제
포항종합제철 주식회사
신창식
재단법인 산업과학기술연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김만제, 포항종합제철 주식회사, 신창식, 재단법인 산업과학기술연구소 filed Critical 김만제
Priority to KR1019940036815A priority Critical patent/KR0140325B1/ko
Publication of KR960026141A publication Critical patent/KR960026141A/ko
Application granted granted Critical
Publication of KR0140325B1 publication Critical patent/KR0140325B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로써, 게르마늄이온을 다중이온 주입하여 비정질층을 일정깊이 이상 형성하므로서 저온에서 얕은 접합영역을 형성할 수 있는 실리콘 기판에 의한 얕은 접합층 저온 형성 방법을 제공하고자 하는데, 그 목적이 있다.
본 발명은 반도체 소자의 제조방법에 있어서, 실리콘 기판에 SiO2산화막을 형성한 후 이온이 주입되는 부위를 에칭제거하는 단계; 상기 이온주입 부위를 통해 불순물 이온을 주입하기 전에 그 불순물의 비정거리보다 2배이상 깊은 곳까지 비정질층을 형성하기 위하여 임계 도오즈량 이상의 게르미늄이온을 다중이온주입하는 단계; 상기 이온주입부위를 통해 기판내에 불순물이온을 주입하는 단계; 및 질소분위기하에서 700 에서 1000℃의 저온에서 급속열처리하여 접합층을 형성하는 단계를 포함하는 실리콘 기판에 의한 얕은 접합층 저온 형성방법을 그 요지로 한다.

Description

실리콘 기판에 의한 얕은 접합층 저온 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도(가) 내지 (라)는 본 발명에 의한 방법을 실시하기 위한 공정의 일예를 단계적으로 나타내는 모식도.

Claims (3)

  1. 반도체소자의 제조방법에 있어서, 실리콘 기판에 SiO2산화막을 형성한 후 이온이 주입되는 부위를 에칭제거하는 단계; 상기 이온주입 부위를 통해 불순물(dopant) 이온을 주입하기 전에 그 불순물의 비정거리보다 2배 이상 깊은 곳까지 비정질층을 형성하기 위하여 임계 도우즈량 이상의 게르마늄 이온을 다중이온주입하는 단계, 상기 이온주입부위를 통해 기판내에 불순물이온을 주입하는 단계; 및 질소 분위기하에서 700 에서 1000℃의 저온에서 급속 열처리하여 접합층을 형성하는 단계를 포함하는 실리콘 기판에 의한 얕은 접합층 저온 형성방법.
  2. 제1항에 있어서, 상기 기판은 n형 실리콘 기판이고, 상기 불순물을 붕소(B)임을 특징으로 하는 실리콘 기판에 의한 얕은 접합층 저온 형성방법.
  3. 상기 제1항 또는 제2항에 있어서, 상기 게르마늄이온을 가속전압 150KeV와 50KeV에서 각각의 도우즈량이 2×1015/㎠으로 기판내에 다중 주입되고, 상기 붕소이온은 도우즈량 1×1015/㎠으로 가속전압 20KeV로 기판내에 주입됨을 특징으로 하는 실리콘 기판에 의한 얕은 접합층 저온 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940036815A 1994-12-26 1994-12-26 실리콘기판에의 얕은 접합층 저온 형성방법 KR0140325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036815A KR0140325B1 (ko) 1994-12-26 1994-12-26 실리콘기판에의 얕은 접합층 저온 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036815A KR0140325B1 (ko) 1994-12-26 1994-12-26 실리콘기판에의 얕은 접합층 저온 형성방법

Publications (2)

Publication Number Publication Date
KR960026141A true KR960026141A (ko) 1996-07-22
KR0140325B1 KR0140325B1 (ko) 1998-07-15

Family

ID=19403540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036815A KR0140325B1 (ko) 1994-12-26 1994-12-26 실리콘기판에의 얕은 접합층 저온 형성방법

Country Status (1)

Country Link
KR (1) KR0140325B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555488B1 (ko) * 1999-10-05 2006-03-03 삼성전자주식회사 전자빔을 이용한 모스 트랜지스터의 문턱전압 조절방법
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method

Also Published As

Publication number Publication date
KR0140325B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US6544854B1 (en) Silicon germanium CMOS channel
KR900005556A (ko) 반도체 장치 제조방법
US6399452B1 (en) Method of fabricating transistors with low thermal budget
US6566212B1 (en) Method of fabricating an integrated circuit with ultra-shallow source/drain extensions
JPS6224945B2 (ko)
KR910009034B1 (ko) 반도체장치의 제조방법
KR960026141A (ko) 실리콘 기판에 의한 얕은 접합층 저온 형성방법
KR850004177A (ko) 반도체장치의 제조방법
KR970052167A (ko) 반도체소자제조에 있어서 양호한 기판표면을 갖는 확산영역형성방법
KR970018259A (ko) 반도체 소자의 트랜지스터 제조방법
KR980005445A (ko) 누설전류가 저감되는 실리콘기판에의 얕은 접합층 형성방법
KR940012575A (ko) 반도체 소자의 트렌치 아이솔레이션 제조 방법
KR960043050A (ko) 반도체 소자의 트랜지스터 제조방법
KR100406588B1 (ko) 반도체 소자의 제조방법
KR970072206A (ko) 반도체 소자의 트랜지스터 제조 방법
JP3041886B2 (ja) 半導体装置の製造方法
JPH077748B2 (ja) 半導体装置の製造方法
KR970003682A (ko) 저도핑 드레인 구조의 모스 트랜지스터 제조 방법
KR980005446A (ko) 저누설전류특성을 갖는 실리콘기판에의 얕은 접합층 형성방법
JPH07120793B2 (ja) 半導体装置の製造方法
KR100580049B1 (ko) 반도체 소자의 제조 방법
JPH1187699A (ja) 半導体装置及び半導体装置の製造方法
KR940004711A (ko) 폴리실리콘층 형성방법
KR960005886A (ko) 바이폴라 소자 제조방법
KR940001448A (ko) 이중주입(Double Implant)공정에 의한 채널형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee