KR910007163A - 집적회로 디바이스 및 그의 제조방법 - Google Patents

집적회로 디바이스 및 그의 제조방법 Download PDF

Info

Publication number
KR910007163A
KR910007163A KR1019900014998A KR900014998A KR910007163A KR 910007163 A KR910007163 A KR 910007163A KR 1019900014998 A KR1019900014998 A KR 1019900014998A KR 900014998 A KR900014998 A KR 900014998A KR 910007163 A KR910007163 A KR 910007163A
Authority
KR
South Korea
Prior art keywords
substrate
silicon
source
integrated circuit
drain
Prior art date
Application number
KR1019900014998A
Other languages
English (en)
Other versions
KR100214894B1 (ko
Inventor
하다드 호메연
포비스 레오나드
피. 리치링 웨인
Original Assignee
휴렛트 팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛트 팩카드 캄파니 filed Critical 휴렛트 팩카드 캄파니
Publication of KR910007163A publication Critical patent/KR910007163A/ko
Application granted granted Critical
Publication of KR100214894B1 publication Critical patent/KR100214894B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

집적회로 디바이스 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명에 따라 처리된 제 1 도의 것과 같은 부마이크로미터 MOSFET 디바이스의 게이트 산화물-실리콘 경제부 격자구조의 일부분의 확대도.

Claims (19)

  1. 고온 전자 경시변화에 대해 저항력을 갖는 금속 산화물 실리콘 전계효과 트랜지스터(MOSFET)를 포함하는 집적회로 디바이스로서, 상부 기재 표면(14)을 가진 실리콘 기재(12)와; 상기 기재의 제 1 부분을 덮으며, 상기 기재표면에 산화물-실리콘 경계부(18)를 형성하는 게이트 산화물층(16)과; 상기 게이트 산화물층위에 놓인 전도성 게이트 접점부(20)와; 상기 게이트 산화물층의 한쪽에 있는 상기 기재의 제 2 부분을 덮는 전도성 소스 접점부와; 상기 게이트 산화물층의 반대쪽에 있는 상기 기재의 제 3 부분을 덮는 전도성 드레인 접점부(28)와; 상기 트랜지스터의 임계전압을 규정하는 상기 게이트 산화물층의 아래에 있는 상기 기재의 제 1 부분에 있는 도우펀트 불순물의 채널 확산부와; 상기 기재의 상기 제2 및 제3부분에 제각기 있는 도우펀트 불순물의 소스 및 드레인 확산부(26)를 포함하며, 상기 확산부들은 상기 실리콘 기재의 상기 제1부분에 고온 캐리어들이 발생하도록 채널 길이를 규정하게 배치되며; 상기 실리콘 기재의 상기 제1 부분은 상기 경계부(18)에서의 고온 캐리어 포획이 억압되고 시간에 따른 임계전압의 변위가 최소화되도록 상기 경계부에 있어 적어도 1E 16/㎤의 농도로 탄소원자에 의해 도우핑되는 집적회로 디바이스.
  2. 제 1 항에 있어서, 상기 실리콘, 기재의 상기 제 1 부분은 1E 16/㎤ 내지 1E 20/㎤의 농도로 탄소원자에 의해 도우핑되는 집적회로 디바이스.
  3. 제 1 항에 있어서, 상기 소스 및 드레인 확산부는 상기 채널의 전계 세기가 고온 캐리어를 생성하는 충돌 이온화를 발생하기에 충분하도록 이격되는 집적회로 디바이스.
  4. 제 1 항에 있어서, 상기 소스 및 드레인 확산부는 상기 드레인의 전계세기가 적어도 105V/㎝로 되도록 이격되는 집적회로 디바이스.
  5. 제 1 항에 있어서, 상기 소스 및 드레인 확산부는 상기 채널길이가 2마이크로미터 미만으로 되도록 이격되는 집적회로 디바이스.
  6. 제 1 항에 있어서, 상기 탄소원자들은 상기 기재표면 바로 아래에 있는 상기 기재의 얕은 층내로 주입 또는 확산되는 집적회로 디바이스.
  7. 제 1 항에 있어서, 상기 기재의 전체가 상기 탄소원자로 도우핑되는 집적회로 디바이스.
  8. 제 1 항에 있어서, 상기 산화물-실리콘 경계부는 수소원자를 포함하고, 상기 수소원자들의 일부는 탄소원자에 결합되며, 탄소의 수소에 대한 결합력은 실리콘의 수소에 대한 결합력보다 더 큰 집적회로 디바이스.
  9. 제 1 항에 있어서, 상기 소스 및 드레인 확산부는 상기 채널길이가 1마이크로미터 이하로 되고 상기 디바이스가 TV의 드레인-소스 전압 및 2.5V의 게이트전압 상태에서 24시간의 경시변화시간 경과시에 70mV 미만의 임계 전압 변이를 나타내게 이격되는 집적회로 디바이스.
  10. 고온 전자 경시변화에 대해 저항력을 갖는 금속 산화물 실리콘 전계효과 트랜지스터(MOSFET)를 제조하는 집적회로 디바이스 제조법으로서, 상부 기재 표면(14)을 가진 실리콘 기재(12)를 제공하는 단계와; 상기 기재의 제 1 부분위에 게이트 산화물층(16)을 형성하여 상기 기재표면에 산화물-실리콘 경계부(18)를 형성하는 단계와; 상기 게이트 산화물층 위에 전도성 게이트 접점부(20)를 형성하는 단계와; 상기 게이트 산화물층의 한쪽에 있는 상기 기재의 제 2 부분 위에는 전도성 소스 접점부를, 상기 게이트 산화물층의 반대쪽에 있는 상기 기재의 제 3 부분 위에는 전도성 드레인 접점부(28)를 형성하는 단계와; 상기 트랜지스터의 임계전압을 규정하게 상기 게이트 산화물층의 아래에 있는 상기 기재의 제 1 부분에는 도우펀트 불순물의 채널 확산부를, 상기 기재의 상기 제 2 및 제 3 부분에는 제각기 도우펀트 불순물의 소스 및 드레인 확산부(26)를 형성하는 단계와; 상기 실리콘 기재의 상기 제 1 부분에 고온 캐리어들이 발생하도록 치널길이를 규정하게 상기 확산부들을 배치하는 단계와; 상기 경계부(18)에서의 고온 포획이 억압되고 시간에 따른 임계전압의 변위가 최소화되도록 상기 경계부에 있어 적어도 1E 16/㎤의 농도로 탄소원자에 의해 상기 실리콘 기재의 상기 제 1부분을 도우핑하는 단계를 포함하는 집적회로 디바이스 제조법.
  11. 제 10 항에 있어서, 상기 실리콘 기재의 상기 제 1 부분은 1E 16/㎤ 내지 1E 20/㎤의 농도로 탄소원자에 의해 도우핑되는 집적회로 디바이스 제조법.
  12. 제 10 항에 있어서, 상기 채널의 전계 세기가 고온 캐리어를 생성하는 충돌 이온화를 발생하기에 충분하도록 상기 소스 및 드레인 확산부를 이격시키는 단계를 포함하는 집적회로 디바이스 제조법.
  13. 제 10 항에 있어서, 상기 드레인 전계 세기가 적어도 105V/㎝로 되도록 상기 소스 및 드레인 확산부를 이격시키는 단계를 포함하는 집적회로 디바이스 제조법.
  14. 제 10 항에 있어서, 상기 채널길이가 2마이크로미터 미만으로 되도록 상기 소스 및 드레인 확산부를 이격시키는 단계를 포함하는 집적회로 디바이스 제조법.
  15. 제 10 항에 있어서, 상기 채널길이가 1마이크로미터 미만으로 되도록 상기 소스 및 드레인 확산부를 이격시키는 단계를 포함하는 집적회로 디바이스 제조법.
  16. 제 10 항에 있어서, 상기 도우핑하는 단계는 상기 탄소원자들을 상기 기재표면 바로 아래에 있는 상기 기재의 얕은 층내로 주입 또는 확산시키는 단계를 포함하는 집적회로 디바이스 제조법.
  17. 제 10 항에 있어서, 상기 도우핑하는 단계는 전체가 상기 탄소원자로 도우핑되는 실리콘 웨이퍼를 상기 기재로서 제공하는 단계를 포함하는 집적회로 디바이스 제조법.
  18. 제 10 항에 있어서, 상기 산화물-실리콘 경계부의 수소원자는 탄소원자에 결합되며, 탄소의 수소에 대한 결합력은 실리콘의 수소에 대한 결합력보다 더 큰 집적회로 디바이스 제조법.
  19. 제 10 항에 있어서, 상기 채널길이가 1 마이크로미터 이하로 되고 상기 디바이스가 TV의 드레인-소스 전압 및 2.5V의 게이트 전압 상태에서 24시간의 경시변화시간 경과시에 70mV미만이 임계전압 변이를 나타내게 상기 소스 및 드레인 확산부를 이격시키는 단계를 포함하는 집적회로 디바이스 제조법.
    ※ 참고사항 : 최초 출원 내용에 의하여 공개하는 것임.
KR1019900014998A 1989-09-21 1990-09-21 핫-캐리어 경시 변화에 대한 저항력을 갖는 금속-산화물-실리콘 전계 효과 트랜지스터 및 그의 제조 방법 KR100214894B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US412,067 1989-09-21
US07/412,067 US4992840A (en) 1989-09-21 1989-09-21 Carbon doping MOSFET substrate to suppress hit electron trapping

Publications (2)

Publication Number Publication Date
KR910007163A true KR910007163A (ko) 1991-04-30
KR100214894B1 KR100214894B1 (ko) 1999-08-02

Family

ID=23631458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014998A KR100214894B1 (ko) 1989-09-21 1990-09-21 핫-캐리어 경시 변화에 대한 저항력을 갖는 금속-산화물-실리콘 전계 효과 트랜지스터 및 그의 제조 방법

Country Status (7)

Country Link
US (1) US4992840A (ko)
EP (1) EP0419256B1 (ko)
JP (1) JP2956018B2 (ko)
KR (1) KR100214894B1 (ko)
CA (1) CA2023023A1 (ko)
DE (1) DE69015533T2 (ko)
HK (1) HK152095A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272361A (en) * 1989-06-30 1993-12-21 Semiconductor Energy Laboratory Co., Ltd. Field effect semiconductor device with immunity to hot carrier effects
US5134447A (en) * 1989-09-22 1992-07-28 At&T Bell Laboratories Neutral impurities to increase lifetime of operation of semiconductor devices
US5180681A (en) * 1990-03-15 1993-01-19 North Carolina State University Method of making high current, high voltage breakdown field effect transistor
US5084743A (en) * 1990-03-15 1992-01-28 North Carolina State University At Raleigh High current, high voltage breakdown field effect transistor
JPH0828379B2 (ja) * 1990-05-28 1996-03-21 株式会社東芝 半導体装置の製造方法
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US5602410A (en) * 1995-08-25 1997-02-11 Siemens Aktiengesellschaft Off-state gate-oxide field reduction in CMOS
US7067442B1 (en) * 1995-12-26 2006-06-27 Micron Technology, Inc. Method to avoid threshold voltage shift in thicker dielectric films
US6462394B1 (en) * 1995-12-26 2002-10-08 Micron Technology, Inc. Device configured to avoid threshold voltage shift in a dielectric film
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
DE19652417A1 (de) * 1996-12-09 1998-06-10 Inst Halbleiterphysik Gmbh MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor
US6491752B1 (en) * 1999-07-16 2002-12-10 Sumco Oregon Corporation Enhanced n-type silicon material for epitaxial wafer substrate and method of making same
US6268269B1 (en) * 1999-12-30 2001-07-31 United Microelectronics Corp. Method for fabricating an oxide layer on silicon with carbon ions introduced at the silicon/oxide interface in order to reduce hot carrier effects
WO2001082253A1 (en) * 2000-04-19 2001-11-01 Rysselberghe Pierre C Van Security systems for delivering goods and services
US20050250289A1 (en) 2002-10-30 2005-11-10 Babcock Jeffrey A Control of dopant diffusion from buried layers in bipolar integrated circuits
US20060068556A1 (en) * 2004-09-27 2006-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7713854B2 (en) * 2006-10-20 2010-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Gate dielectric layers and methods of fabricating gate dielectric layers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56125846A (en) * 1980-03-07 1981-10-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Surface treatment of semiconductor
GB2098798B (en) * 1981-05-15 1985-01-09 Philips Electronic Associated Method of making silicon semiconductor devices
US4636834A (en) * 1983-12-12 1987-01-13 International Business Machines Corporation Submicron FET structure and method of making
US4697202A (en) * 1984-02-02 1987-09-29 Sri International Integrated circuit having dislocation free substrate
JPS62219636A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US4992840A (en) 1991-02-12
DE69015533T2 (de) 1995-05-11
EP0419256A1 (en) 1991-03-27
EP0419256B1 (en) 1994-12-28
KR100214894B1 (ko) 1999-08-02
JPH03119731A (ja) 1991-05-22
DE69015533D1 (de) 1995-02-09
CA2023023A1 (en) 1991-03-22
HK152095A (en) 1995-09-29
JP2956018B2 (ja) 1999-10-04

Similar Documents

Publication Publication Date Title
KR100336277B1 (ko) 동일칩상에고전압및저전압트랜지스터를배치할수있도록하기위해폴리실리콘게이트의도핑에있어서변화를이용하는반도체프로세싱
KR950006479B1 (ko) 래터럴 트랜지스터
KR910007163A (ko) 집적회로 디바이스 및 그의 제조방법
KR100468342B1 (ko) 자기-정렬resurf영역을가진ldmos장치및그제조방법
US4038107A (en) Method for making transistor structures
US4298401A (en) Breakdown voltage resistor obtained through a double ion-implantation into a semiconductor substrate, and manufacturing process of the same
US4933730A (en) Semiconductor device having a high breakdown voltage characteristic
EP0910869A1 (en) A METHOD FOR PRODUCING A CHANNEL REGION LAYER IN A SiC-LAYER FOR A VOLTAGE CONTROLLED SEMICONDUCTOR DEVICE
JP2000082812A (ja) 炭化珪素半導体装置及びその製造方法
US6300207B1 (en) Depleted sidewall-poly LDD transistor
KR880005693A (ko) Mosfet 구조물 및 이의 제조 방법
KR950025920A (ko) 반도체소자 제조방법
JP4568930B2 (ja) 炭化珪素半導体装置の製造方法
US5043788A (en) Semiconductor device with functional portions having different operating voltages on one semiconductor substrate
KR840005927A (ko) 반도체 집적 회로 장치 및 그의 제조 방법
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
KR960005769A (ko) 반도체웨이퍼의 제조방법, 반도체웨이퍼, 반도체집적회로장치의 제조방법 및 반도체집적회로장치
KR880006789A (ko) 고신뢰성 반도체 장치와 그 제조 방법
KR970053502A (ko) 반도체 장치 및 그 제조 방법
KR930022551A (ko) 반도체장치 및 그 제조방법
JP2578662B2 (ja) 半導体装置の製造方法
EP0445888A2 (en) IGBT semiconductor device with high reverse breakdown voltage and related manufaturing process
JP2606444B2 (ja) 半導体装置の製造方法
JP2808945B2 (ja) 縦型ｍｏｓ電界効果トランジスタの製造方法
KR910001876A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee