JPH0828379B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0828379B2
JPH0828379B2 JP2137332A JP13733290A JPH0828379B2 JP H0828379 B2 JPH0828379 B2 JP H0828379B2 JP 2137332 A JP2137332 A JP 2137332A JP 13733290 A JP13733290 A JP 13733290A JP H0828379 B2 JPH0828379 B2 JP H0828379B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
emitter
atom
manufacturing
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2137332A
Other languages
English (en)
Other versions
JPH0430534A (ja
Inventor
陽一郎 新津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2137332A priority Critical patent/JPH0828379B2/ja
Priority to US07/705,497 priority patent/US5137839A/en
Priority to KR1019910008637A priority patent/KR940008566B1/ko
Publication of JPH0430534A publication Critical patent/JPH0430534A/ja
Publication of JPH0828379B2 publication Critical patent/JPH0828379B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H01L29/66272—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に多結晶
シリコン膜をエミッタ電極として用いるバイポーラトラ
ンジスタおよびこれを含む半導体集積回路の製造方法に
関する。
（従来の技術） 現在、バイポーラトランジスタの分野では、エミッタ
拡散層上の多結晶シリコン膜をエミッタ引き出し電極と
して用いるバイポーラトランジスタが主流となってい
る。このようなバイポーラトランジスタの特徴は、エミ
ッタ接合深さが浅い場合でも、エミッタ拡散層上の多結
晶シリコンの存在により、実効的なエミッタ長（メタル
コンタクトからエミッタ接合までの長さ）を大きくする
ことができるので、ベース電流の増大を防止することが
できる点にある。
しかし、従来、多結晶シリコン膜をエミッタの引き出
し電極として用いるバイポーラトランジスタでは、エミ
ッタ上の多結晶シリコンの結晶粒界面における少数キャ
リアの再結合が無視できないので、エミッタに注入され
るベース電流がエミッタ上の多結晶シリコンの粒径によ
り変動をきたし、電流増幅率などの素子特性に無視し得
ないばらつきが生じる原因となっていた。このエミッタ
上の多結晶シリコンの粒径は、多結晶シリコンの堆積温
度に強く左右され、また、製造工程に含まれる熱工程に
も強く影響されるので、その管理は容易ではなかった。
なお、上記したようなエミッタ上の多結晶シリコンの
結晶粒界面における少数キャリアの再結合センターとな
る界面準位の起源は、界面に存在するシリコン原子の未
結合手（ダングリングボンド）である。
（発明が解決しようとする課題） 上記したように多結晶シリコン膜をエミッタ電極とし
て用いる従来のバイポーラトランジスタの製造方法は、
エミッタ上の多結晶シリコンの結晶粒界面における少数
キャリアの再結合に起因して素子特性に無視し得ないば
らつきが生じるという問題がある。
本発明は、上記問題点を解決すべくなされたもので、
その目的は、多結晶シリコン膜をエミッタ電極として用
いるバイポーラトランジスタのエミッタ上の多結晶シリ
コンの結晶粒界面における界面準位密度を減少させるこ
とで結晶粒界面における少数キャリアの再結合を防止で
き、素子特性のばらつきを防止し得る半導体装置の製造
方法を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明は、エミッタ拡散層上の多結晶シリコン膜をエ
ミッタ電極として用いるバイポーラトランジスタを少な
くとも１つ含む半導体装置の製造に際して、上記エミッ
タ電極用の多結晶シリコン膜を堆積した後に、上記エミ
ッタ電極用の多結晶シリコン膜にシリコン原子の未結合
手と結合する所定の原子を導入して熱処理を行う工程を
具備することを特徴とする。
（作 用） 本発明方法では、上記エミッタ電極用の多結晶シリコ
ンにシリコン原子の未結合手と結合する所定の原子を導
入することにより、この所定の原子でシリコン原子の未
結合手を終端することができる。これにより、多結晶シ
リコンの結晶粒界面における界面準位密度を減少させる
ことができ、結晶粒界面における少数キャリアの再結合
を防止でき、電流増幅率などの素子特性のばらつきを防
止できる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。
第１図（ａ）乃至（ｈ）は、NPNトランジスタの製造
工程の一部における素子の断面構造を示しており、以
下、このNPNトランジスタの製造方法を説明する。
まず、第１図（ａ）に示すように、Ｐ型半導体基板
（シリコン基板）１の表面にＮ型エピタキシャル層３を
有し、内部にN+型埋込み層２を有する半導体基板を形成
する。この半導体基板の主表面（Ｎ型エピタキシャル層
３の表面）に選択的にコレクタ間分離用のディープＰ型
拡散層４を形成する。
次に、第１図（ｂ）に示すように、半導体基板の主表
面に素子形成予定領域を取り囲む形で素子間分離用のフ
ィールド絶縁膜５を選択酸化法により形成し、素子形成
予定領域のＮ型エピタキシャル層３の一部に前記N+型埋
込み層２に達するディープN+型拡散層６を形成する。
次に、第１図（ｃ）に示すように、素子形成予定領域
のＮ型エピタキシャル層３の一部に、内部ベースとなる
Ｐ型拡散層７および外部ベースとなるP+型拡散層８を形
成する。
次に、第１図（ｄ）に示すように、基板上の全面に、
絶縁膜９を形成し、これをパターニングしてエミッタ開
口10を形成する。
次に、第１図（ｅ）に示すように、基板上の全面に、
多結晶シリコン膜11を堆積し、これにエミッタ拡散用の
Ｎ型不純物、例えばAs（ヒ素）あるいはＰ（リン）12を
例えばイオン注入してエミッタ拡散源とする。
次に、第１図（ｆ）に示すように、基板上の全面を絶
縁膜13で覆い、熱処理により前記多結晶シリコン膜11の
Ｎ型不純物を基板に導入（熱拡散）し、Ｎ型のエミッタ
拡散層14を形成する。
次に、前記絶縁膜13を除去し、第１図（ｇ）に示すよ
うに、前記Ｎ型の多結晶シリコン膜11に、シリコン原子
の未結合手と結合する所定の原子、例えばＦ（フッ
素）、フッ化物、Ｈ（水素）、Ｃ（炭素）などのいずれ
か１つ15を例えばイオン注入する。
次に、第１図（ｈ）に示すように、前記多結晶シリコ
ン膜11をパターニングしてエミッタ引き出し電極を形成
し、さらに、基板上の全面を層間絶縁膜16で覆い、熱処
理により上記エミッタ引き出し電極の所定の原子を基板
にまんべんなく拡散させる。
上記したような製造方法によれば、上記エミッタ引き
出し電極用のパターニング前の多結晶シリコン膜11にシ
リコン原子の未結合手と結合する所定の原子を導入した
後に熱処理によって、多結晶シリコンの結晶粒界面に存
在する未結合手を持つシリコン原子と上記所定の原子と
を結合させることによりシリコン原子の未結合手を終端
することができる。これにより、第２図に示すように、
エミッタ上の多結晶シリコンの結晶粒界面21における界
面準位（−）の密度を減少させることができ、結晶粒界
面における少数キャリアの再結合を防止でき、素子特性
のばらつきを防止できる。
因みに、従来のNPNトランジスタの電流増幅率のばら
つきは50〜200であったが、本発明方法により製造され
たNPNトランジスタの電流増幅率のばらつきは80〜150に
減少した。
なお、本発明の製造方法は、エミッタ電極用の多結晶
シリコンにシリコン原子の未結合手と結合する所定の原
子を導入した後に熱処理によって、多結晶シリコンの結
晶粒界面に存在する未結合手を持つシリコン原子と上記
所定の原子とを結合させることによりシリコン原子の未
結合手を終端することを特徴とするものである。従っ
て、所定の原子を導入する工程は、エミッタ電極用の多
結晶シリコン膜を堆積した後であればよく、イオン注入
法以外の方法を用いてもよい。また、バイポーラトラン
ジスタの構造は、上述した通常の一層多結晶シリコン構
造に限らず、その他の構造（例えばセルフアライン開口
を利用した二層多結晶シリコン構造など）であってもよ
く、SiC、μＣ−Si（マイクロクリスタル・シリコン）
などをエミッタ電極として用いるHBT（ヘテロバイポー
ラトランジスタ）にも本発明方法を適用することができ
る。
なお、上記実施例は、ディスクリート・デバイスにつ
いて説明を行ったが、本発明は、バイポーラ型半導体集
積回路、あるいは、MOS（絶縁ゲート）型半導体集積回
路、あるいは、バイポーラ・MOS型半導体集積回路、あ
るいは、CCD（電荷結合素子）とかEPROM（紫外線消去・
再書込み可能な読み出し専用メモリセル）素子を混載し
た半導体集積回路の製造方法にも適用できる。
［発明の効果］ 上述したように本発明の半導体装置の製造方法によれ
ば、多結晶シリコン膜をエミッタ電極として用いるバイ
ポーラトランジスタのエミッタ上の多結晶シリコンの結
晶粒界面における界面準位密度を減少させることで結晶
粒界面における少数キャリアの再結合を防止でき、素子
特性のばらつきを防止できると共に、電流増幅率を上げ
たり、エミッタ・ベース接合の劣化を防止できるなどの
効果が得られる。
【図面の簡単な説明】
第１図（ａ）乃至（ｈ）は本発明の一実施例に係るNPN
トランジスタの製造工程の一部における断面構造を示す
図、第２図は第１図中のエミッタ上の多結晶シリコンの
結晶粒界面における界面準位の密度を説明するために示
す図である。 １……Ｐ型半導体基板、２……N+型埋込み層、３……Ｎ
型エピタキシャル層、４……ディープP+型領域、５……
フィールド絶縁膜、６……ディープN+型領域、７……内
部ベース、８……外部ベース、９……絶縁膜、10……エ
ミッタ開口、11……多結晶シリコン膜、12……Ｎ型不純
物、13……絶縁膜、14……エミッタ拡散層、15……シリ
コン原子の未結合手と結合する所定の原子、16……層間
絶縁膜。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】エミッタ拡散層上の多結晶シリコン膜をエ
    ミッタ電極として用いるバイポーラトランジスタを少な
    くとも１つ含む半導体装置の製造に際して、 上記エミッタ電極用の多結晶シリコン膜を堆積した後
    に、上記エミッタ電極用の多結晶シリコン膜にシリコン
    原子の未結合手と結合する所定の原子をイオン注入法に
    より導入して熱処理を行い、上記シリコン原子の未結合
    手を終端させる工程 を備えたことを特徴とする半導体装置の製造方法。
  2. 【請求項２】上記所定の原子は、フッ素、フッ化物、水
    素、炭素のいずれか１つであることを特徴とする請求項
    １記載の半導体装置の製造方法。
  3. 【請求項３】エミッタ拡散層上および前記エミッタ拡散
    層上に開口を有する絶縁膜上に形成された、バイポーラ
    トランジスタのエミッタ電極となる多結晶シリコン膜中
    に、フッ素、フッ化物、水素、炭素のいずれか１つの原
    子をイオン注入する工程と、 前記原子を前記多結晶シリコン膜中に熱拡散する工程と からなることを特徴とする半導体装置の製造方法。
JP2137332A 1990-05-28 1990-05-28 半導体装置の製造方法 Expired - Fee Related JPH0828379B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2137332A JPH0828379B2 (ja) 1990-05-28 1990-05-28 半導体装置の製造方法
US07/705,497 US5137839A (en) 1990-05-28 1991-05-24 Method of manufacturing a bipolar transistor having polysilicon layer which serves as an emitter electrode and passivating dangling bonds
KR1019910008637A KR940008566B1 (ko) 1990-05-28 1991-05-27 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2137332A JPH0828379B2 (ja) 1990-05-28 1990-05-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0430534A JPH0430534A (ja) 1992-02-03
JPH0828379B2 true JPH0828379B2 (ja) 1996-03-21

Family

ID=15196189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2137332A Expired - Fee Related JPH0828379B2 (ja) 1990-05-28 1990-05-28 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5137839A (ja)
JP (1) JPH0828379B2 (ja)
KR (1) KR940008566B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254485A (en) * 1990-09-18 1993-10-19 Matsushita Electric Industrial Co., Ltd. Method for manufacturing bipolar semiconductor device
EP0581369B1 (en) * 1992-07-24 1998-01-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with a heterojunction manufactured by implantation with a carbon-halogen compound
US5670394A (en) * 1994-10-03 1997-09-23 United Technologies Corporation Method of making bipolar transistor having amorphous silicon contact as emitter diffusion source
US6001701A (en) * 1997-06-09 1999-12-14 Lucent Technologies Inc. Process for making bipolar having graded or modulated collector
US20030080394A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits
US6682992B2 (en) * 2002-05-15 2004-01-27 International Business Machines Corporation Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures
US6856000B2 (en) * 2002-10-08 2005-02-15 Texas Instruments Incorporated Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies
TWI221320B (en) * 2003-05-08 2004-09-21 Toppoly Optoelectronics Corp Process for passivating polysilicon and process for fabricating polysilicon thin film transistor
KR101386135B1 (ko) * 2012-11-29 2014-04-17 한국전기연구원 ＳｉＣ와 ＳｉＯ2 계면의 계면 준위가 감소된 ＳｉＣ 소자의 제조방법
JP5920275B2 (ja) 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN111979524B (zh) * 2020-08-19 2021-12-14 福建省晋华集成电路有限公司 一种多晶硅层形成方法、多晶硅层以及半导体结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160123A (en) * 1981-03-30 1982-10-02 Hitachi Ltd Semiconductor device
JPS5954217A (ja) * 1982-09-21 1984-03-29 Nec Corp 半導体基板の製造方法
JPS59107576A (ja) * 1982-12-13 1984-06-21 Agency Of Ind Science & Technol 混相系アモルフアスシリコン膜の製造方法
JPS63124520A (ja) * 1986-11-14 1988-05-28 Nec Corp 半導体装置の製造方法
US4846932A (en) * 1986-12-31 1989-07-11 Kuromatsu Corporation Co., Ltd. Water setting paper
KR900005123B1 (ko) * 1987-09-26 1990-07-19 삼성전자 주식회사 바이폴라 트랜지스터의 제조방법
JPH01243582A (ja) * 1988-03-25 1989-09-28 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH02152239A (ja) * 1988-12-05 1990-06-12 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US4992840A (en) * 1989-09-21 1991-02-12 Hewlett-Packard Company Carbon doping MOSFET substrate to suppress hit electron trapping

Also Published As

Publication number Publication date
US5137839A (en) 1992-08-11
KR940008566B1 (ko) 1994-09-24
JPH0430534A (ja) 1992-02-03

Similar Documents

Publication Publication Date Title
US6436781B2 (en) High speed and low parasitic capacitance semiconductor device and method for fabricating the same
US5266504A (en) Low temperature emitter process for high performance bipolar devices
KR100486304B1 (ko) 자기정렬을 이용한 바이씨모스 제조방법
JPH08306700A (ja) 半導体装置及びその製造方法
JPH0669434A (ja) 半導体集積回路装置及びその製造方法
US4980303A (en) Manufacturing method of a Bi-MIS semiconductor device
JP3545503B2 (ja) 半導体集積回路装置の製造方法
JPH0828379B2 (ja) 半導体装置の製造方法
US5411898A (en) Method of manufacturing a complementary bipolar transistor
JP3353778B2 (ja) 自己整合性バイポーラ・トランジスタの製造方法
JPS6238869B2 (ja)
JP2728433B2 (ja) 半導体装置の製造方法
JPH1092837A (ja) バイポーラトランジスタの製造方法
JP3408517B2 (ja) 半導体装置の製造方法
JP2646856B2 (ja) バイポーラトランジスタの製造方法
JP3077638B2 (ja) 半導体装置の製造方法
JP2888652B2 (ja) 半導体集積回路装置及びその製造方法
JP3131986B2 (ja) バイポーラトランジスタ
JPH09275154A (ja) 半導体装置及びその製造方法
JPH04113627A (ja) バイポーラトランジスタの製造方法
JPH04303963A (ja) 半導体装置
JPH0621072A (ja) 半導体装置及びその製造方法
JPH02232929A (ja) 埋込層を備えた半導体装置
JPH04262539A (ja) 半導体装置およびその製造方法
JPS6242396B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees