KR880005693A - Mosfet 구조물 및 이의 제조 방법 - Google Patents

Mosfet 구조물 및 이의 제조 방법 Download PDF

Info

Publication number
KR880005693A
KR880005693A KR870012093A KR870012093A KR880005693A KR 880005693 A KR880005693 A KR 880005693A KR 870012093 A KR870012093 A KR 870012093A KR 870012093 A KR870012093 A KR 870012093A KR 880005693 A KR880005693 A KR 880005693A
Authority
KR
South Korea
Prior art keywords
region
forming
tip
type
spacer
Prior art date
Application number
KR870012093A
Other languages
English (en)
Other versions
KR960001609B1 (ko
Inventor
챔 키트맨
반드 부르드 폴 조셉
Original Assignee
앤 오. 바스킨스
휴렛트-팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앤 오. 바스킨스, 휴렛트-팩카드 캄파니 filed Critical 앤 오. 바스킨스
Publication of KR880005693A publication Critical patent/KR880005693A/ko
Application granted granted Critical
Publication of KR960001609B1 publication Critical patent/KR960001609B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

MOSFET구조물 및 이의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 쉬프트되고, 매입되며, 약하게 도우프된 드레인(SBLDD) MOSFET구조물의 부분 단면도.

Claims (23)

  1. 소오스 영역, 드레인 영역, 소오스 영역과 드레인 영역 사이에 배치된 채널 영역, 및 채널 영역상에 배치된 게이트 장치, 채널 영역과 드레인 영역 사이에 배치되고 드레인 영역보다 낮은 도전성을 갖고 있는 팁 영역, 및 팁 영역 아래에 배치되고 팁 영역에 관련하여 드레인 영역을 향해 측방향으로 쉬프트되고, 팁 영역보다 높은 도전성을 갖고 있는 매입 영역으로 구성된 것을 특징으로 하는 MOSFET구조물.
  2. 제1항에 있어서, 팁 영역과 드레인 영역 사이 및 매입 영역상에 배치되고, 팁 영역보다 낮은 도전성을 갖고 있는 블로킹 영역을 포함하는 것을 특징으로 하는 MOSFET구조물.
  3. 제2항에 있어서, 소오스 영역, 드레인 영역, 팁 영역, 및 매입 영역이 모두 n-형 영역인 것을 특징으로 하는 MOSFET구조물.
  4. 제3항에 있어서, 블로킹 영역이 n-형 영역인 것을 특징으로 하는 MOSFET구조물.
  5. 제3항에 있어서, 블로킹 영역이 거의 진성 영역인 것을 특징으로 하는 MOSFET구조물.
  6. 제3항에 있어서, 블로킹 영역이 p-형 영역인 것을 특징으로 하는 MOSFET구조물.
  7. 반도체 기질에 따라 MOSFET 장치를 제조하는 방법에 있어서, 기질 영역 상에 게이트 구조물을 형성하는 수단, 게이트 구조물과 정렬할때 기질내에 팁 영역을 형성하는 수단, 게이트 구조물에 대해 제1폭을 갖고 있는 제1스페이서 장치를 형성하는 수단, 매입 영역을 이식하는 수단, 게이트 구조물에 대해 제1폭보다 두꺼운 제2폭을 갖고 있는 제2스페이서 장치를 형성하는 수단, 및 소오스 영역 및 드레인 영역을 형성하는 수단으로 이루어진 것을 특징으로 하는 MOSFET장치의 제조방법.
  8. 제7항에 있어서, 소오스 영역 및 드레인 영역이 심하게 도우프된 n-형 영역일 것을 특징으로 하는 MOSFET장치의 제조방법.
  9. 제8항에 있어서, 팁 영역이 약하게 도우프된 n-형 영역인 것을 특징으로 하는 MOSFET장치의 제조 방법.
  10. 제9항에 있어서, 매입 영역이 팁 영역 및 드레인 영역의 것에 도우핑 레벨을 갖고 있는 n-형 영역인 것을 특징으로 하는 MOSFET장치의 제조 방법.
  11. 제10항에 있어서, 제1스페이서 장치를 형성한 후 제2스페이서 장치를 형성하기전에 팁 영역과 드레인 영역사이에 블로킹 영역을 형성하는 수단을 포함하는 것을 특징으로 하는 MOSFET장치의 제조 방법,
  12. 제11항에 있어서, 블로킹 영역이 팁 영역 보다 약하게 도우프된 n-형 영역인 것을 특징으로 하는 MOSFET장치의 제조 방법.
  13. 제11항에 있어서, 블로킹 영역이 거의 진성인 것을 특징으로 하는 MOSFET장치의 제조 방법.
  14. 제11항에 있어서, 블로킹 영역이 약하게 도우프된 P-형 영역인 것을 특징으로 하는 MOSFET장치 제조 방법.
  15. 제7항에 있어서, 제1스페이서 장치를 형성한 후 제2스페이서 장치를 형성하기전에 팁 영역과 드레인 영역사이에 블로킹 영역을 형성하는 수단을 포함하는 것을 특징으로 하는 MOSFET 장치의 제조 방법.
  16. 제7항에 있어서. 제1스페이서 장치를 제조하는 수다이 게이트 구조물의 대향측을 따라 제1산화물 스페이서를 형성하는 수단을 포함하는 것을 특징으로 하는 MOSFET 장치의 방법.
  17. 제16항에 있어서, 제2스페이서 장치를 제조하는 수단이 제1산화물 스페이서상에 제2산화물 스페이서를 형성하는 수단을 포함하는 것을 특징으로 하는 MOSFET 장치의 제조 방법.
  18. p-형 반도체 기질에 따라 MOSFET장치를 제조하는 방법에 있어서, 이 구조물 내의 n-형 채널 영역상에 배치된 얇은 산화물 층과, 이 얇은 산화물 총상에 배치된 도전성 게이크를 포함하는 게이트 구조물을 구성하는 수단, 채널 영역의 대향측상의 기진내에 자체-정렬되고, 약하게 도우프된, n-형 팁 영역을 형성하는 수단, 게이트 구조물의 대향측을 따라 산화물 스페이서를 형성하는 수단, 팁 영역 아래의 기질내에 자체-정렬되고, 중간 도우프된, n-형 매입 영역을 이식하는 수단, 산화물 스페이서를 확장하는 수단, 및 팁영역 및 매입 영역이 소오스 영역과 드레인 영역 사이에 배치되도록 기진내에 자체 정렬되고. 심하게 도우프된, n-향 소오스 영역 및 드레인 영역을 형성하는 수단으로 이루어진 것을 특징으로 하는 MOSFET장치의 제조 방법.
  19. 제18항에 있어서, 산화물 스페이서를 형성한 후 산화물 스페이서를 화장하기 전에 팁 영역과 소오스 영역과 드레인 영역들 사이에 블로킹 영역을 형성하는 수단을 포함하는 것을 특징으로 하는 MOSFET장치의 제조 방법 .
  20. 제19항에 있어서, 팁 영역, 매입 영역,. 소오스 영역, 및 드레인 영역이 n-형 물질을 형성하는 이식이온에 의해 형성되고, 블로킹 영역이 P-형 물질을 형성하는 이온 이식에 의해 형성되는 것을 특징으로 하는 MOSFET 장치의 제조 방법.
  21. MOSFET의 3개의 이식 영역들 사이에 상대 쉬프트를 제공하는 방법에 있어서, 반도체 기질상에 게이트 구조물을 형성하는 수단, 제1영역을 이식하는 수단, 게이트 구조물에 인접한 제1폭을 갖고 있는 최초 스페이서 장치를 발생시키는 수달, 제2 영역을 이식하는 수단, 제1폭보다 큰 제2폭을 갖고 있는 게이트 구조물에 인접한 증가된 스페이서 장치를 발생시키는 수단, 및 제3 영역을 이식하는 수단으로 이루어진 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 증가된 스페이서 장치를 발생시키는 수단이 최초 스페이서 장치를 확장하는 수단으로 이루어진 것을 특징으로 하는 방법.
  23. 제21항에 있어서, 증가된 스페이서 장치를 발생시키는 수단이, 최초 스페이서 장치를 제거하는 수단, 및 증가된 스페이서 장치를 형성하는 수단으로 이루어진 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870012093A 1986-10-31 1987-10-30 Mosfet 구조물 및 이의 제조 방법 KR960001609B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US926,318 1986-10-31
US926318 1986-10-31
US06/926,318 US4746624A (en) 1986-10-31 1986-10-31 Method for making an LDD MOSFET with a shifted buried layer and a blocking region

Publications (2)

Publication Number Publication Date
KR880005693A true KR880005693A (ko) 1988-06-30
KR960001609B1 KR960001609B1 (ko) 1996-02-02

Family

ID=25453050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012093A KR960001609B1 (ko) 1986-10-31 1987-10-30 Mosfet 구조물 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US4746624A (ko)
JP (1) JP2546692B2 (ko)
KR (1) KR960001609B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0187016B1 (en) * 1984-12-27 1991-02-20 Kabushiki Kaisha Toshiba Misfet with lightly doped drain and method of manufacturing the same
JPS62229976A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置およびその製造方法
US4908327A (en) * 1988-05-02 1990-03-13 Texas Instruments, Incorporated Counter-doped transistor
US4906588A (en) * 1988-06-23 1990-03-06 Dallas Semiconductor Corporation Enclosed buried channel transistor
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US4943537A (en) * 1988-06-23 1990-07-24 Dallas Semiconductor Corporation CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
JP2551127B2 (ja) * 1989-01-07 1996-11-06 三菱電機株式会社 Ｍｉｓ型半導体装置およびその製造方法
JP2760068B2 (ja) * 1989-07-18 1998-05-28 ソニー株式会社 Ｍｉｓ型半導体装置の製造方法
JPH04206933A (ja) * 1990-11-30 1992-07-28 Nec Corp 半導体装置
US5171700A (en) * 1991-04-01 1992-12-15 Sgs-Thomson Microelectronics, Inc. Field effect transistor structure and method
US5362982A (en) * 1992-04-03 1994-11-08 Matsushita Electric Industrial Co., Ltd. Insulated gate FET with a particular LDD structure
US5432103A (en) * 1992-06-22 1995-07-11 National Semiconductor Corporation Method of making semiconductor ROM cell programmed using source mask
US5352914A (en) * 1992-08-03 1994-10-04 Hughes Aircraft Company Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor
KR960009994B1 (ko) * 1992-10-07 1996-07-25 삼성전자 주식회사 반도체 메모리 장치 및 그 제조방법
US5308780A (en) * 1993-07-22 1994-05-03 United Microelectronics Corporation Surface counter-doped N-LDD for high hot carrier reliability
US5463237A (en) * 1993-11-04 1995-10-31 Victor Company Of Japan, Ltd. MOSFET device having depletion layer
KR100189964B1 (ko) * 1994-05-16 1999-06-01 윤종용 고전압 트랜지스터 및 그 제조방법
DE19617166C1 (de) * 1996-04-29 1997-07-24 Siemens Ag Ldd-mosfet
KR100236098B1 (ko) * 1997-09-06 1999-12-15 김영환 반도체소자 및 그 제조방법
US6211023B1 (en) * 1998-11-12 2001-04-03 United Microelectronics Corp. Method for fabricating a metal-oxide semiconductor transistor
US7653272B2 (en) 2002-09-19 2010-01-26 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Highly parallel optical communication system with intracard and intercard communications
US6989567B2 (en) * 2003-10-03 2006-01-24 Infineon Technologies North America Corp. LDMOS transistor
US9117841B2 (en) * 2013-10-07 2015-08-25 Freescale Semiconductor, Inc. Mergeable semiconductor device with improved reliability
US9614041B1 (en) * 2015-09-11 2017-04-04 Nxp Usa, Inc. Multi-gate semiconductor devices with improved hot-carrier injection immunity

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
US4613882A (en) * 1985-04-12 1986-09-23 General Electric Company Hybrid extended drain concept for reduced hot electron effect
US4680603A (en) * 1985-04-12 1987-07-14 General Electric Company Graded extended drain concept for reduced hot electron effect
JPS6366967A (ja) * 1986-09-08 1988-03-25 Hitachi Ltd 半導体装置およびその製造方法
JPS6395670A (ja) * 1986-10-13 1988-04-26 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置

Also Published As

Publication number Publication date
JPS63115378A (ja) 1988-05-19
JP2546692B2 (ja) 1996-10-23
US4746624A (en) 1988-05-24
KR960001609B1 (ko) 1996-02-02

Similar Documents

Publication Publication Date Title
KR880005693A (ko) Mosfet 구조물 및 이의 제조 방법
KR870000763A (ko) 반도체 장치 및 그 제조방법
KR960026938A (ko) 피(p)형 금속 산화물 반도체 전계효과 트랜지스터(PMOSFET) 반도체장치와 그의 제조방법 및 상보형 금속 산화물 반도체(CMOS) 장치
KR960012539A (ko) 반도체장치 및 그 제조방법
KR970013412A (ko) 반도체소자의 제조방법
KR940003098A (ko) 반도체 장치
KR960036041A (ko) 고내압 트랜지스터 및 그 제조방법
KR970017963A (ko) 반도체 장치 및 그 제조방법
KR860008623A (ko) 금속 산화물 반도체 전계효과 트랜지스터
KR960015811A (ko) 표면 채널 피모스소자의 쇼트채널 성능을 향상시키기 위하여 인을 사용하는 활성영역 주입방법
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR940004847A (ko) 낮은 드레쉬 홀드 전압을 갖는 에피택셜 이중 확산형 금속 산화 실리콘(dmos) 트랜지스터 구조체 형성방법
KR960002556A (ko) 반도체소자 및 그 제조방법
KR950034769A (ko) 절연 게이트형 전계 효과 트랜지스터 제조 방법 및 절연 게이트형 반도체 소자
KR860008624A (ko) 금속 산화물 반도체 전계효과 트랜지스터
KR950015809A (ko) 에피택셜 과성장 방법 및 디바이스
KR960043237A (ko) 메모리 셀 영역과 주변 회로 영역을 가지는 반도체 기억 장치 및 그의 제조방법
KR880003433A (ko) Mis형 반도체 장치와 그 제조방법
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
KR970004074A (ko) 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
JPS55130171A (en) Mos field effect transistor
KR890005892A (ko) 반도체장치와 그 제조방법
KR19980027761A (ko) Mosfet 특성인 동작 및 채널 길이 제어 개선을 위한 복수의 포켓 주입
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR970023883A (ko) 초경사 리트로그레이드 및/또는 포켓 임플랜트 및/또는 카운터 도우핑을 갖는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990130

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee