KR970004074A - 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법 - Google Patents

절연 게이트 전계 효과 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR970004074A
KR970004074A KR1019960019701A KR19960019701A KR970004074A KR 970004074 A KR970004074 A KR 970004074A KR 1019960019701 A KR1019960019701 A KR 1019960019701A KR 19960019701 A KR19960019701 A KR 19960019701A KR 970004074 A KR970004074 A KR 970004074A
Authority
KR
South Korea
Prior art keywords
region
source
semiconductor material
main surface
source region
Prior art date
Application number
KR1019960019701A
Other languages
English (en)
Inventor
부쵸 후안
다우 디안
일더렘 비드
초우 치예
이. 지어클 토마스
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR970004074A publication Critical patent/KR970004074A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

절연 게이트 전계 효과 트랜지스터(IGEFT) 구조(10)는 불순물 우물(13)에 형성되는 소스 영역(14)과 드레인 영역(16)을 포함한다. 채널 영역(180은 소스 영역(16)으로부터 분리한다. 한가지 실시예에서, 단방향 확장 영역(17)은 오로지 소스 영역(14)에 인접해서 형성되고 채널 영역(18)으로 확장한다. 단방향 확장 영역(17)은 펀치스루 저항을 제공하기 위해서 소정의 깊이(23)와 소정의 거리에서 최대 도펀트 농도를 갖는다. 본 발명의 IGEFT 구조(10)은 낮은 문턱 전압(예컨대, 0.2 내지 0.3볼트)에서 중간 문턱 전압(예컨대, 0.5 내지 0.6볼트)까지의 축소 채널 길이의 장치에 적합하다.

Description

절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 IGFET 구조를 도시하는 확대 단면도.

Claims (4)

  1. 펀치스루 저항력을 위해서만 소스측에 단방향 도핑 영역을 갖는 IGFET 장치에 있어서, 주면(12)을 갖는 반도체 기판(11)과, 상기 주면(12)으로부터 상기 반도체 기판(11)으로 확장하는 제1전도성 형태의 불순물 우물(13)과, 제2전도성 형태를 가지며 상기 불순물 우물(13)에 형성되는 소스 영역(14)과, 상기 제2전도성 형태를 가지며 상기 불순물 우물(13)에 형성되고, 채널 영역(18)을 제공하기 위해서 상기 소스 영역(14)으로부터 소정거리를 두고 배치되는 드레인 영역(16)과, 상기 채널 영역 상에서 상기 주면에 형성되는 게이트 유전층(21)과, 상기 게이트 유전층(21)에 형성되고 상기 소스 영역(14)에 인접한 제1모서리부를 갖는 게이트층(19) 및, 상기 소스 영역(14)과 인접하고 상기 제1전도성 형태를 가지며 상기 채널 영역(18)으로 확장되는 단방향 도핑 영역(17)을 구비하며, 상기 단방향 도핑 영역(17)은 상기 주면(12)으로부터 제1깊이(23) 및 상기 제1모서리부로부터 제1측방향 길이 (24)에서 최대 도펀트 농도를 가지고, 상기 단방향 도핑 영역(17)은 펀치스루 저항을 제공하는 것을 특징으로 하는 절연 게이트 전계 효과 트랜지스터 장치.
  2. 반도체 물질의 몸체(11)에 형성된 소스 영역(14)과 드레인 영역(16)을 구비하는 절연 게이트 전계 효과 트랜지스터 구조에 있어서, 상기 소스 영역(14)은 소스영역과 드레인 영역 사이에 채널 영역(18)을 제공하기 위해서 상기 드레인 영역(16)으로부터 분리되며, 상기 소스 영역 및 상기 드레인 영역은 상기 반도체 물질의 몸체(11)의 주면(12)으로부터 확장되고, 제1전도성 형태를 가지며, 상기 채널 영역(18) 위에서 상기 반도체 물질의 몸체(11)에 형성되는 게이트 구조 및 상기 소스 영역(14)으로부터 상기 채널 영역(18)으로 확장되는 상기 반도체 물질의 몸체(11)에 형성되는 제2전도성 형태의 소스측 확장 영역(17)을 가지고, 상기 소스측 확장영역(17)은 상기 주면으로부터 소정의 깊이(23)에서 최대 도펀트 농도를 갖는 것을 특징으로 하는 절연 게이트전계 효과 트랜지스터 구조.
  3. 단방향 문턱 전압 조정 영역을 갖는 절연 게이트 전계 효과 트랜지스터 구조에 있어서, 반도체 물질의 몸체(311)에 형성되는 소스 영역(314) 및 드레인 영역(316)과, 상기 소스 영역(314)은 상기 드레인 영역(316)으로부터 분리되며, 상기 소스와 드레인 영역들은 반도체 물질의 몸체(311)의 주면(312)으로부터 확장하고 제1전도성 형태를 가지고, 상기 소스와 드레인 영영들 사이에 제공되는 채널 영역(318)과, 상기 채널 영역(318)위에서 상기 반도체 물질의 몸체(311)에 형성되는 게이트 구조(19,21)와, 제2전도성 형태를 가지며, 상기 소스 영역(314)으로부터 상기 채널 영역(318)으로 확장하는 상기 반도체 물질의 몸체(311)에 형성되고, 상기 주면(312)으로부터 소정의 깊이(23)에서 최대 도핑 농도를 갖는 제1편치스루 스톱 영역(317)과, 상기 소스 영역(314)에 인접 및 상기 제1펀치스루 스톱 영역(317)과상기 주면(312) 사이에 존재하고 상기 제2전도성 형태를 갖는 단방향 문턱 전압 조정 영역(317) 및, 상기 드레인 영역(316)으로부터 상기 채널 영역(318)으로 확장하는 상기 반도체 물질의 몸체(311)에 형성되는 상기 제2전도성 형태의 제2편치스루 스톱 영역(319)을 구비하는 것을 특징으로 하는 절연 게이트 전계 효과 트랜지스터 구조.
  4. 절연 게이트 전계 효과 트랜지스터 장치를 제조하는 방법에 있어서, 제1모서리부와 제2모서리부를 갖는 게이트 구조(19,21)를, 제1전도성 형태를 갖는 반도체 물질의 몸체(11)의 주면(12)에 형성하는 단계와, 상기 제1모서리부에 인접한 소스영역(14)과 상기 제2모서리부에 인접한 드레인 영역(16)을 상기 반도체 물질의 몸체(11)에 형성하는 단계 및, 제1단방향 확장 영역(17)을 상기 제1모서리부 아래의 상기 반도체 물질의 몸체(11)에 형성하는 단계를 구비하고, 상기 소스 영역(14)과 상기 드레인 영역(16)은 제2전도성 형태를 가지며, 상기 게이트 구조(19,21) 아래의 상기 반도체 물질의 몸체(11)의 부분(11)은 채널 영역(18)을 형성하고, 상기 제1단방향 확장 영역(17)은 상기 채널 영역(18)으로 확장하며 상기 제1전도성 형태를 갖는 것을 특징으로 하는 절연 게이트 전계 효과 트랜지스터의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960019701A 1995-06-05 1996-06-04 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법 KR970004074A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46502095A 1995-06-05 1995-06-05
US465,020 1995-06-05

Publications (1)

Publication Number Publication Date
KR970004074A true KR970004074A (ko) 1997-01-29

Family

ID=23846186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019701A KR970004074A (ko) 1995-06-05 1996-06-04 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법

Country Status (3)

Country Link
US (1) US5731612A (ko)
JP (1) JPH08330590A (ko)
KR (1) KR970004074A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014676B2 (ja) 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3634086B2 (ja) * 1996-08-13 2005-03-30 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6590230B1 (en) 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
GB2322042B (en) 1997-02-05 2002-02-06 Ericsson Telefon Ab L M Radio architecture
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7192836B1 (en) * 1999-11-29 2007-03-20 Advanced Micro Devices, Inc. Method and system for providing halo implant to a semiconductor device with minimal impact to the junction capacitance
JP2013247347A (ja) * 2012-05-29 2013-12-09 Canon Inc 半導体装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5448489A (en) * 1977-09-26 1979-04-17 Nippon Telegr & Teleph Corp <Ntt> Mis type semiconductor device
JPS55151363A (en) * 1979-05-14 1980-11-25 Chiyou Lsi Gijutsu Kenkyu Kumiai Mos semiconductor device and fabricating method of the same
US4729001A (en) * 1981-07-27 1988-03-01 Xerox Corporation Short-channel field effect transistor
US4599118A (en) * 1981-12-30 1986-07-08 Mostek Corporation Method of making MOSFET by multiple implantations followed by a diffusion step
US4859620A (en) * 1985-04-12 1989-08-22 General Electric Company Graded extended drain concept for reduced hot electron effect
JP2698645B2 (ja) * 1988-05-25 1998-01-19 株式会社東芝 Ｍｏｓｆｅｔ
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
US5270226A (en) * 1989-04-03 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method for LDDFETS using oblique ion implantion technique
KR940010930B1 (ko) * 1990-03-13 1994-11-19 가부시키가이샤 도시바 반도체장치의 제조방법
US5166087A (en) * 1991-01-16 1992-11-24 Sharp Kabushiki Kaisha Method of fabricating semiconductor element having lightly doped drain (ldd) without using sidewalls
US5162884A (en) * 1991-03-27 1992-11-10 Sgs-Thomson Microelectronics, Inc. Insulated gate field-effect transistor with gate-drain overlap and method of making the same
US5171700A (en) * 1991-04-01 1992-12-15 Sgs-Thomson Microelectronics, Inc. Field effect transistor structure and method
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5401994A (en) * 1991-05-21 1995-03-28 Sharp Kabushiki Kaisha Semiconductor device with a non-uniformly doped channel
JP3036964B2 (ja) * 1992-03-31 2000-04-24 三洋電機株式会社 半導体装置の製造方法
JP3435173B2 (ja) * 1992-07-10 2003-08-11 株式会社日立製作所 半導体装置
JP2848757B2 (ja) * 1993-03-19 1999-01-20 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5344787A (en) * 1993-09-24 1994-09-06 Vlsi Technology, Inc. Latid implants for increasing the effective width of transistor elements in a semiconductor device
US5371394A (en) * 1993-11-15 1994-12-06 Motorola, Inc. Double implanted laterally diffused MOS device and method thereof
US5536959A (en) * 1994-09-09 1996-07-16 Mcnc Self-aligned charge screen (SACS) field effect transistors and methods

Also Published As

Publication number Publication date
US5731612A (en) 1998-03-24
JPH08330590A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
KR100652449B1 (ko) 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스
KR950034767A (ko) Mis형 반도체장치
EP1253634A3 (en) Semiconductor device
KR940019013A (ko) 고전압 트랜지스터
KR940003098A (ko) 반도체 장치
KR950015611A (ko) 측방향 반도체-온-절연체(soi) 소자
KR950034843A (ko) 절연 게이트 전계효과 트랜지스터 및 그 제조방법
KR960036041A (ko) 고내압 트랜지스터 및 그 제조방법
KR100707529B1 (ko) 횡형 박막 ｓｏｉ 디바이스
KR970060530A (ko) 유전체 분리형 박막 반도체 장치
KR930006977A (ko) 반도체 장치 및 그 제조 방법
KR880005693A (ko) Mosfet 구조물 및 이의 제조 방법
KR950034836A (ko) 절연 게이트 전계 효과 트랜지스터와 그 제조 방법
KR970017963A (ko) 반도체 장치 및 그 제조방법
KR940004847A (ko) 낮은 드레쉬 홀드 전압을 갖는 에피택셜 이중 확산형 금속 산화 실리콘(dmos) 트랜지스터 구조체 형성방법
KR950034769A (ko) 절연 게이트형 전계 효과 트랜지스터 제조 방법 및 절연 게이트형 반도체 소자
US6734498B2 (en) Insulated channel field effect transistor with an electric field terminal region
KR100701712B1 (ko) 수평 박막 ｓｏｉ 디바이스
KR970004074A (ko) 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
KR960002880A (ko) 실리콘 온 인슐레이터(soi) 트랜지스터
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
US20070034973A1 (en) Methods and Apparatus for Operating a Transistor Using a Reverse Body Bias
KR920022563A (ko) 반도체 장치 및 그 제조방법
KR860008615A (ko) 금속산화물 반도체 전계효과 트랜지스터
KR970008643A (ko) 반도체 집적 회로 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid