KR960005769A - 반도체웨이퍼의 제조방법, 반도체웨이퍼, 반도체집적회로장치의 제조방법 및 반도체집적회로장치 - Google Patents

반도체웨이퍼의 제조방법, 반도체웨이퍼, 반도체집적회로장치의 제조방법 및 반도체집적회로장치 Download PDF

Info

Publication number
KR960005769A
KR960005769A KR1019950022450A KR19950022450A KR960005769A KR 960005769 A KR960005769 A KR 960005769A KR 1019950022450 A KR1019950022450 A KR 1019950022450A KR 19950022450 A KR19950022450 A KR 19950022450A KR 960005769 A KR960005769 A KR 960005769A
Authority
KR
South Korea
Prior art keywords
semiconductor
single crystal
impurity
substrate body
crystal layer
Prior art date
Application number
KR1019950022450A
Other languages
English (en)
Other versions
KR100377649B1 (ko
Inventor
히로또 가와고에
다쯔미 시라스
쇼고 기요따
노리오 스즈끼
에이이찌 야마다
유지 스기노
마나부 기따노
요시히꼬 사꾸라이
다까시 나가누마
히사시 아라까와
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR960005769A publication Critical patent/KR960005769A/ko
Application granted granted Critical
Publication of KR100377649B1 publication Critical patent/KR100377649B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

반도체웨이퍼의 제조방법, 반도체웨이퍼, 반도체집적회로장치의 제조방법 및 반도체집적회로장치기술에 관한 것으로서, 반도체집적회로장치의 성능 및 신뢰성을 향상시킴과 동시에 반도체집적회로장치의 코스트를 저감시키기 위해 소정의 도전형의 불순물을 함유하는 반도체기판본체의 주면상에 불순물과 동일한 도전형이고 또한, 불순물의 설계상의 농도와 동일한 농도의 불순물을 함유하는 에피텍셜층을 형성한 후, 불순물과 동일한 도전형이고 또한, 에피텍셜층의 깊이방향을 향해서 불순물농도가 점차로 저하하는 웰영역을 형성하고 그 웰영역에 MIS ㆍFET 게이트절연막을 형성한다. 이것에 의해 고가인 고농도의 반도체기판본체를 사용하지 않아도 좋으므로 높은 소자성능 및 신뢰성을 실현할 수 있는 반도체웨이퍼의 코스트를 저감할 수 있다.

Description

반도체웨이퍼의 제조방법, 반도체웨이퍼, 반도체집적회로장치의 제조방법 및 반도체집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예인 반도체집적회로장치의 주요부단면도이다.
제2도는 제1도의 반도체집적회로장치의 제조공정중에 있어서 사용되는 반도체웨이퍼의 평면도이다.
제3도는 제1도의 반도체집적회로장치의 제조공정중에 있어서의 주요부단면도이다.

Claims (38)

  1. 소형의 도전형의 불순물을 함유하는 반도체기판본체의 표면에 상기 불순물과 동일한 도전형이고 또한, 상기 반도체기판본체에 있어서의 불순물농도이하의 농도의 불순물을 함유하는 반도체단결정층이 형성된 상기 반도체기판본체를 준비하는 공정과 상기 불순물과 동일한 도전형이고 또한, 상기 반도체단결정층의 깊이방향을 향해서 불순물농도가 점차 낮아지는 제1반도체영역을 상기 반도체단결정층의 표면에서 상기 반도체기판본체의 상부에 걸쳐서 형성하는 공정 및 상기 반도체영역상에 산화막을 형성하는 공정을 포함하는 반도체집적회로장치의 제조방법.
  2. 제1항에 있어서, 상기 제1반도체영역을 형성하는 공정시에 상기 반도체결정층에 불순물을 이온주입한 후, 그 주입된 불순물을 열확산하는 공정을 또 포함하는 반도체집적회로장치의 제조방법.
  3. 제2항에 있어서, 상기 제1반도체영역이 상보형 MOS ㆍ FET 회로형성에 사용하는 웰인 반도체집적회로장치의 제조방법.
  4. 제3항에 있어서, 상기 산화막이 MOS ㆍ FET 게이트절연막인 반도체집적회로장치의 제조방법.
  5. 제3항에 있어서, 상기 반도체단결정층을 형성하는 공정시에 상기 반도체단결정층의 두께를 상기 산화막의 두께의 절반이상의 두께로 하는 반도체집적회로장치의 제조방법.
  6. 제3항에 있어서, 상기 반도체기판본체 및 상기 반도체단결정층이 p형의 실리콘단결정 또는 n형의 실리콘 단결정으로 이루어지는 반도체집적회로장치의 제조방법.
  7. 소정의 도전형의 불순물을 함유하는 반도체기판본체, 상기 반도체기판본체의 표면에 마련되고 상기 불순물과 동일한 도전형이고 또한, 상기 반도체기판본체에 있어서의 불순물농도이하의 농도의 불순물을 함유하는 반도체단결정층, 상기 반도체단결정층의 깊이방향을 향해서 불순물농도가 점차 저하하고 또한, 상기 반도체단결정층의 표면에서 상기 반도체기판본체의 상부에 걸쳐서 마련된 제1반도체영역 및 상기 제1반도체영역상에 형성된 산화막을 포함하는 반도체집적회로장치.
  8. 제7항에 있어서, 상기 제1반도체영역이 상보형 MOS ㆍ FET 회로형성용의 웰인 반도체집적회로장치.
  9. 제8항에 있어서, 상기 산화막이 MOS ㆍ FET 의 게이트절연막인 반도체집적회로장치.
  10. 제9항에 있어서, 상기 반도체기판본체 및 상기 반도체단결정층이 p형의 실리콘단결정 또는 n형의 실리콘단결정으로 이루어지는 반도체집적회로장치.
  11. 제9항에 있어서,상기 반도체단결정층상에 다이나믹형 랜덤 액세스메모리의 메모리셀 및 주변회로를 마련하고, 상기 산화막을 상기 메모리셀 및 상기 주변회로를 구성하는 MOS ㆍ FET 의 게이트절연막으로 한 반도체집적회로장치.
  12. 제9항에 있어서, 상기 반도체단결정층상에 스테이틱형 랜덤 액세스메모리의 메모리셀 및 주변회로를 마련하고, 상기 산화막을 상기 메모리셀 및 상기 주변회로를 구성하는 MOS ㆍ FET 의 게이트절연막으로 한 반도체집적회로장치.
  13. 제9항에 있어서, 상기 반도체단결정층상에 데이타를 전기적으로 소거 및 라이트하는 것이 가능한 리드온리 메모리의 메모리셀 및 주변회로를 마련하고 상기 산화막을 상기 메모리셀 및 상기 주변회로를 구성하는 MOS ㆍ FET 의 게이트절연막으로 한 반도체집적회로장치.
  14. 소정의 도전형의 불순물을 함유하는 반도체기판본체의 표면에 상기 불순물과 동일한 도전형이고 또한, 상기 불순물의 설계상의 농도와 동일한 농도의 불순물을 함유하는 반도체단결정층이 형성된 상기 반도체기판본체를 준비하는 공정과 상기 반도체단결정층상에 산화막을 형성하는 공정을 포함하는 반도체집적회로장치의 제조방법.
  15. 제14항에 있어서, 상기 반도체기판본체의 면내의 적어도 1영역에 상기 반도체기판본체의 불순물과 동일한 도전형이고 또한, 상기 불순물보다 고농도의 반도체영역을 형성하는 공정을 포함하는 반도체집적회로장치의 제조방법.
  16. 제15항에 있어서, 상기 반도체단결정층을 형성하는 공정시에 상기 반도체단결정층의 깊이를 상기 반도체 기판본체상에 형성하는 상보형 MOS ㆍ FET회로형성용의 웰의 깊이보다 깊게 하는 반도체집적회로장치의 제조방법.
  17. 제15항에 있어서, 상기 반도체기판본체에 오염금속원소를 포박하는 포박영역을 형성하는 공정을 또 포함하는 반도체집적회로장치의 제조방법.
  18. 소정의 도전형의 불순물을 함유하는 반도체기판본체, 상기 반도체기판본체의 표면에 마련되고, 상기 불순물과 동일한 도전형이고 또한, 상기 불순물의 설계상의 농도와 동일한 농도의 불순물을 함유하는 반도체단결정층 및 상기 반도체단결정층상에 형성된 산화막을 포함하는 반도체집적회로장치의 제조방법.
  19. 제18항에 있어서, 상기 반도체기판본체상에 상보형 MOS ㆍ FET회로를 형성함과 동시에 상기 상보형 MOS ㆍ FET회로를 형성하기 위한 웰보다 깊은 위치에 있어서 상기 반도체기판의 면내의 적어도 1영역에 상기 반도체기판본체의 불순물과 동일한 도전형이고 또한, 상기 불순물보다 고농도의 불순물을 함유하는 고농도의 반도체영영역을 마련한 반도체집적회로장치.
  20. 소정의 도전형의 불순물을 함유하는 반도체기판본체의 표면에 상기 불순물과 동일한 도전형이고 또한, 상기 불순물의 설계상의 농도와 동일농도의 불순물을 함유하는 반도체단결정층을 형성하는 공정을 포함하는 반도체웨이퍼의 제조방법.
  21. 제20항에 있어서, 상기 반도체기판본체의 표면에 상기 반도체단결정층을 형성하는 공정에 앞서 상기 반도체기판본체의 표면을 경면연마한 후, 그 반도체기판본체의 표면에 무결함층을 형성하는 공정을 또 포함하는 반도체웨이퍼의 제조방법.
  22. 제21항에 있어서, 상기 반도체단결정층을 형성하는 공정시에 상기 반도체단결정층의 두께를 상기 반도체단결정층상에 형성되는MOS ㆍ FET 의 게이트절연막의 두께의 절반이상의 두께로 하는 반도체웨이퍼의 제조방법.
  23. 제22항에 있어서, 상기 반도체기판본체의 면내의 적어도 1영역에 상기 반도체기판본체의 불순물과 동일한 도전형이고 또한, 상기 반도체기판본체의 불순물농도보다 고농도의 불순물을 함유하는 고농도의 반도체영역을 형성하는 공정을 또 포함하는 반도체웨이퍼의 제조방법.
  24. 제23항에 있어서, 상기 반도체단결정층을 형성하는 공정시에 상기 반도체단결정층의 깊이가 상기 반도체 기판본체상에 형성하는 상보형 MOS ㆍ FET회로형성용의 웰의 깊이보다 깊게 하는 반도체집적회로장치의 제조방법.
  25. 제24항에 있어서, 상기 반도체기판본체에 오염금속원소를 포박하는 포박영역을 형성하는 공정을 또 포함하는 반도체집적회로장치의 제조방법.
  26. 제25항에 있어서, 상기 반도체기판본체 및 상기 반도체단결정층이 p형의 실리콘단결정 또는 n형의 실리콘 단결정으로 이루어지는 반도체웨이퍼의 제조방법.
  27. 소정의 도전형의 불순물을 함유하는 반도체기판본체의 표면에 상기 불순물과 동일한 도전형이고 또한, 상기 불순물의 설계상의 농도와 동일농도의 불순물을 함유하는 반도체단결정층이 형성된 반도체웨이퍼.
  28. 제27항에 있어서, 상기 반도체기판본체에 형성된 상보형 MOS ㆍ FET회로형성용의 웰보다 깊은 위치이고 또한, 상기 반도체기판본체의 면내의 적어도 1영역에 상기 반도체기판본체의 불순물과 동일한 도전형이고 또한, 상기 반도체기판본체의 불순물농도보다 고농도의 불순물을 함유하는 고농도의 반도체영영역이 형성되어 있는 반도체 웨이퍼.
  29. 소정의 도전형의 불순물을 함유하는 반도체기판본체의 표면에 상기 불순물과 동일한 도전형이고 또한, 상기 반도체기판본체에 있어서의 불순물농도이하의 농도의 불순물을 함유하는 반도체단결정층이 형성된 상기 반도체기판본체를 준비하는 공정과 상기 반도체단결정층의 깊이방향을 향해서 불순물농도가 점차 저하하는 제1반도체영역을 상기 반도체단결정층의 표면에서 상기 반도체기판본체의 상부에 걸쳐서 형성하는 공정 및 상기 반도체영역상에 산화막을 형성하는 공정을 포함하는 반도체집적회로장치의 제조방법.
  30. 제29항에 있어서, 상기 제1반도체영역을 형성하는 공정시에 상기 반도체단결정층에 불순물을 이온주입한 후, 그 주입된 불순물을 열확산하는 공정을 포함하는 반도체집적회로장치의 제조방법.
  31. 제30항에 있어서, 상기 제1반도체영역이 상보형 MOS ㆍ FET 회로형성에 사용하는 웰인 반도체집적회로장치의 제조방법.
  32. 제29항에 있어서, 상기 제1반도체영역이 상보형 MOS ㆍ FET 회로형성에 사용하는 웰인 반도체집적회로장치의 제조방법.
  33. 제31항에 있어서, 상기 산화막이 MOS ㆍ FET 의 게이트절연막인 반도체집적회로장치의 제조방법.
  34. 제32항에 있어서, 상기 반도체단결정층을 형성하는 공정시에 상기 반도체단결정층의 두께를 상기 산화막의 두께의 절반이상의 두께로 하는 반도체집적회로장치의 제조방법.
  35. 제33항에 있어서, 상기 반도체기판본체 및 상기 반도체단결정층이 p형의 실리콘단결정 또는 n형의 실리콘 단결정으로 이루어지는 반도체집적회로장치의 제조방법.
  36. 소정의 도전형의 불순물을 함유하는 반도체기판본체의 표면에 상기 불순물과 동일한 도전형이고 또한, 막두께가 0.3㎛~3㎛의 범위에 있는 반도체단결정층이 형성된 반도체웨이퍼.
  37. 제35항에 있어서, 상기 반도체단결정층의 막두께가 0.3㎛~1㎛의 범위에 있는 반도체웨이퍼.
  38. 소정의 도전형의 불순물을 함유하는 반도체기판본체의 표면에 상기 불순물과 동일한 도전형이고 또한, 막두께가 0.3㎛~3㎛의 범위에 있는 반도체단결정층을 형성하는 공정을 포함하는 반도체웨이퍼의 제조방법.
    제37항에 있어서, 상기 반도체단결정층의 막두께가 0.3㎛~1㎛의 범위에 있는 반도체웨이퍼의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950022450A 1994-07-25 1995-07-27 반도체웨이퍼의제조방법,반도체웨이퍼,반도체집적회로장치의제조방법및반도체집적회로장치 KR100377649B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP94-176872 1994-07-25
JP17687294 1994-07-28
JP6265529A JPH0897163A (ja) 1994-07-28 1994-10-28 半導体ウエハの製造方法、半導体ウエハ、半導体集積回路装置の製造方法および半導体集積回路装置
JP94-265529 1994-10-28

Publications (2)

Publication Number Publication Date
KR960005769A true KR960005769A (ko) 1996-02-23
KR100377649B1 KR100377649B1 (ko) 2003-06-02

Family

ID=26497627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022450A KR100377649B1 (ko) 1994-07-25 1995-07-27 반도체웨이퍼의제조방법,반도체웨이퍼,반도체집적회로장치의제조방법및반도체집적회로장치

Country Status (8)

Country Link
US (5) US6043114A (ko)
EP (1) EP0696062B1 (ko)
JP (1) JPH0897163A (ko)
KR (1) KR100377649B1 (ko)
CN (1) CN1110073C (ko)
DE (1) DE69528798T2 (ko)
HK (1) HK1010768A1 (ko)
TW (1) TW269052B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897163A (ja) * 1994-07-28 1996-04-12 Hitachi Ltd 半導体ウエハの製造方法、半導体ウエハ、半導体集積回路装置の製造方法および半導体集積回路装置
JPH11214533A (ja) * 1998-01-29 1999-08-06 Nec Corp 半導体装置の製造方法
US6423615B1 (en) * 1999-09-22 2002-07-23 Intel Corporation Silicon wafers for CMOS and other integrated circuits
US6358821B1 (en) * 2000-07-19 2002-03-19 Chartered Semiconductor Manufacturing Inc. Method of copper transport prevention by a sputtered gettering layer on backside of wafer
US6878595B2 (en) * 2003-01-27 2005-04-12 Full Circle Research, Inc. Technique for suppression of latchup in integrated circuits (ICS)
US7247534B2 (en) * 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
KR100514172B1 (ko) * 2004-01-19 2005-09-09 삼성전자주식회사 반도체 소자 형성방법
US20060049464A1 (en) * 2004-09-03 2006-03-09 Rao G R Mohan Semiconductor devices with graded dopant regions
JP4387291B2 (ja) * 2004-12-06 2009-12-16 パナソニック株式会社 横型半導体デバイスおよびその製造方法
JP4703364B2 (ja) * 2005-10-24 2011-06-15 株式会社東芝 半導体装置及びその製造方法
CN101777498A (zh) * 2010-01-12 2010-07-14 上海宏力半导体制造有限公司 带浅表外延层的外延片形成方法及其外延片
CN106165106B (zh) * 2014-03-28 2020-09-15 株式会社半导体能源研究所 晶体管以及半导体装置
CN106653599B (zh) * 2015-11-02 2021-03-16 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN113381286B (zh) * 2021-06-02 2023-03-03 山东大学 离子束增强腐蚀制备晶体薄膜的方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005453A (en) * 1971-04-14 1977-01-25 U.S. Philips Corporation Semiconductor device with isolated circuit elements and method of making
US3974003A (en) * 1975-08-25 1976-08-10 Ibm Chemical vapor deposition of dielectric films containing Al, N, and Si
JPS5617011A (en) * 1979-07-23 1981-02-18 Toshiba Corp Semiconductor device and manufacture thereof
US4684971A (en) * 1981-03-13 1987-08-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implanted CMOS devices
JPS58218159A (ja) * 1982-06-11 1983-12-19 Toshiba Corp 相補型ｍｏｓ半導体装置
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
DE3314450A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas
JPS60132358A (ja) * 1983-12-20 1985-07-15 Nec Corp 相補型ｍｏｓ集積回路装置
JPS612356A (ja) * 1984-06-14 1986-01-08 Toshiba Corp Ｃｍｏｓ型半導体装置
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
US4662082A (en) 1985-04-22 1987-05-05 Shabazz Rasheed A Shoe saver
EP0204979B1 (de) * 1985-06-03 1989-03-29 Siemens Aktiengesellschaft Verfahren zum gleichzeitigen Herstellen von bipolaren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
US4740827A (en) * 1985-09-30 1988-04-26 Kabushiki Kaisha Toshiba CMOS semiconductor device
US4766090A (en) * 1986-04-21 1988-08-23 American Telephone And Telegraph Company, At&T Bell Laboratories Methods for fabricating latchup-preventing CMOS device
EP0248988B1 (de) * 1986-06-10 1990-10-31 Siemens Aktiengesellschaft Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
EP0250722A3 (de) * 1986-07-04 1988-08-03 Siemens Aktiengesellschaft Verfahren zur Herstellung benachbarter, mit Dotierstoffionen unterschiedlichen Leitungstyps implantierter Wannen für hochintegrierte CMOS-Bauelemente
US5156990A (en) * 1986-07-23 1992-10-20 Texas Instruments Incorporated Floating-gate memory cell with tailored doping profile
JPH07114241B2 (ja) 1986-10-20 1995-12-06 松下電子工業株式会社 半導体装置
JP2751926B2 (ja) * 1986-12-22 1998-05-18 日産自動車株式会社 電導度変調形ｍｏｓｆｅｔ
US4835740A (en) * 1986-12-26 1989-05-30 Kabushiki Kaisha Toshiba Floating gate type semiconductor memory device
JPS6465865A (en) 1987-09-05 1989-03-13 Fujitsu Ltd Manufacture of complementary semiconductor device
JPH01260832A (ja) 1988-04-12 1989-10-18 Oki Electric Ind Co Ltd 半導体素子の製造方法
US4943536A (en) * 1988-05-31 1990-07-24 Texas Instruments, Incorporated Transistor isolation
IT1230028B (it) * 1988-12-16 1991-09-24 Sgs Thomson Microelectronics Procedimento di fabbricazione di dispositivi semiconduttori mos avvalentesi di un trattamento "gettering" di migliorare caratteristiche, e dispositivi semiconduttori mos con esso ottenuti
US5216269A (en) * 1989-03-31 1993-06-01 U.S. Philips Corp. Electrically-programmable semiconductor memories with buried injector region
WO1990013916A1 (en) * 1989-05-10 1990-11-15 Oki Electric Industry Co., Ltd. Method of fabricating semiconductor devices
US5182219A (en) * 1989-07-21 1993-01-26 Linear Technology Corporation Push-back junction isolation semiconductor structure and method
US5290714A (en) * 1990-01-12 1994-03-01 Hitachi, Ltd. Method of forming semiconductor device including a CMOS structure having double-doped channel regions
US5154946A (en) * 1990-09-27 1992-10-13 Motorola, Inc. CMOS structure fabrication
KR940011483B1 (ko) * 1990-11-28 1994-12-19 가부시끼가이샤 도시바 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스
US5248624A (en) * 1991-08-23 1993-09-28 Exar Corporation Method of making isolated vertical pnp transistor in a complementary bicmos process with eeprom memory
US5252501A (en) * 1991-12-30 1993-10-12 Texas Instruments Incorporated Self-aligned single-mask CMOS/BiCMOS twin-well formation with flat surface topography
JPH05183159A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及びその製造方法
US5296047A (en) * 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
US5508540A (en) * 1993-02-19 1996-04-16 Hitachi, Ltd. Semiconductor integrated circuit device and process of manufacturing the same
US5374567A (en) * 1993-05-20 1994-12-20 The United States Of America As Represented By The Secretary Of The Navy Operational amplifier using bipolar junction transistors in silicon-on-sapphire
US5362665A (en) * 1994-02-14 1994-11-08 Industrial Technology Research Institute Method of making vertical DRAM cross point memory cell
JPH0897163A (ja) * 1994-07-28 1996-04-12 Hitachi Ltd 半導体ウエハの製造方法、半導体ウエハ、半導体集積回路装置の製造方法および半導体集積回路装置
JP3637651B2 (ja) * 1995-03-22 2005-04-13 株式会社デンソー 温度式膨張弁

Also Published As

Publication number Publication date
CN1121643A (zh) 1996-05-01
EP0696062A2 (en) 1996-02-07
US20020055204A1 (en) 2002-05-09
HK1010768A1 (en) 1999-06-25
EP0696062B1 (en) 2002-11-13
US6630375B2 (en) 2003-10-07
US6806130B2 (en) 2004-10-19
US6368905B1 (en) 2002-04-09
KR100377649B1 (ko) 2003-06-02
EP0696062A3 (en) 1996-12-11
DE69528798D1 (de) 2002-12-19
TW269052B (en) 1996-01-21
US20040219727A1 (en) 2004-11-04
DE69528798T2 (de) 2003-08-14
JPH0897163A (ja) 1996-04-12
US20020061615A1 (en) 2002-05-23
US6043114A (en) 2000-03-28
CN1110073C (zh) 2003-05-28

Similar Documents

Publication Publication Date Title
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
KR960005769A (ko) 반도체웨이퍼의 제조방법, 반도체웨이퍼, 반도체집적회로장치의 제조방법 및 반도체집적회로장치
KR960012318A (ko) 반도체 장치 및 그 제조방법
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
KR910007163A (ko) 집적회로 디바이스 및 그의 제조방법
US5043788A (en) Semiconductor device with functional portions having different operating voltages on one semiconductor substrate
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
KR920017242A (ko) 바이씨모스장치의 제조방법
JPS62265765A (ja) 半導体装置の製造方法
KR970054087A (ko) 반도체 소자의 웰 형성방법
KR930003430A (ko) 반도체 장치 및 그 제조방법
JPH10242460A (ja) 半導体集積回路装置およびその製造方法
JPH0387072A (ja) 半導体装置
KR940004711A (ko) 폴리실리콘층 형성방법
JPH0479336A (ja) 半導体装置の製造方法
JPS62281470A (ja) 半導体集積回路装置の製造方法
KR900001063B1 (ko) 반도체 장치의 소자분리방법
KR930024161A (ko) 반도체 집적회로 장치 및 그 제조방법
JPH0582779A (ja) 電界効果トランジスタ
JPH04129274A (ja) 半導体装置
KR19990011412A (ko) 반도체 소자의 제조방법
KR960026407A (ko) 반도체집적회로장치 및 그 제조방법
KR960026848A (ko) 반도체소자의 캐패시터 제조방법
KR970053895A (ko) 씨모스(cmos) 소자의 구조 및 제조방법
KR970024283A (ko) 모스 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 13

EXPY Expiration of term