KR960026407A - 반도체집적회로장치 및 그 제조방법 - Google Patents

Abstract

반도체집적회로장치 및 그 제조기술에 관한 것으로서, 소자특성의 설정정밀도를 향상시키기 위해, 반도체기판본체의 상부에 형성된 웰영역상에 웰영역에 함유된 불순물의 농도보다 저불순물농도의 에피텍셜층을 마련하고, 그 에피텍셜층상에 MOS·FET를 마련하여, 웰절연막을 웰영역에 접하도록 깊이방향으로 연장하고, MOS·FET의 소오스 드레인영역은 에피텍셜층내에 마련되고, 소오스 드레인간에 펀치스루스토퍼층을 마련한 구성으로 하였다.

이러한 구성에 의해 반도체집적회로장치의 성능, 신뢰성 및 제조효율을 향상시키는 것이 가능한 효과가 있다.

Description

반도체집적회로장치 및 그 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 1실시예인 반도체집적회로장치의 주요부단면도.

Claims (28)

1. 반도체기판본체상에 형성된 제1반도체영역, 상기 반도체기판보체상이고 또한 상기 제1반도체영역상에 형성된 에피텍셜층, 상기 에피텍셜층내에 형성되고 또한 상기 제1반도체영역에 도달하는 소자분리절연막, 상기 에피텍셜층상에 형성된 MIS·FET의 게이트절연막, 상기 게이트절연막상에 형성된 상기 MIS·FET의 게이트 전극, 상기 에피텍셜층내에 형성된 상기 MIS·FET의 소오스 드레인영역을 구성하는 한쌍의 제2반도체영역 및 상기 에피텍셜층이 소정의 깊이의 위치에 형성되고, 또한 상기 제2반도체영역과 반대의 도전형이고 또한 상기 에피텍셜층의 불순물농도보다 높은 불순물농도를 갖는 제3반도체영역을 포함하고, 상기 에피텍셜층의 두께는 상기 제2반도체영역의 깊이보다 크게 구성되고, 상기 에피텍셜층의 불순물농도는 상기 제1반도체영역의 불순물농도보다 낮고, 상기 제3반도체영역은 상기 제2반도체영역의 깊이보다 앝은 위치에 상기 제2반도체영역에 접하도록 형성되는 것을 특징으로 하는 반도체집적회로장치.
2. 제1항에 있어서, 상기 제2반도체영역을 고농도영역과 그것보다 안쪽에 배치된 저농도영역으로 구성하는 것에 의해 LDD 구조로 한 것을 특징으로 하는 반도체집적회로장치.
3. 제2항에 있어서, 상기 제3반도체영역을 최대농도부분을 상기 MIS·FET에 있어서의 한쌍의 제2반도체영역의 깊이보다 얕은 위치에 마련한 것을 특징으로 하는 반도체집적회로장치.
4. 제1항에 있어서, PN접합을 구성하도록 소정의 도전형의 제1불순물을 함유하는 제4반도체영역은 상기 제1불순물과는 반대도전형의 제2불순물을 함유하는 상기 반도체기판본체의 주면부에 마련되고, 상기 반도체기판 본체상에 상기 제4반도체영역의 불순물농도보다 저농도의 불순물을 함유하는 에피텍셜층이 마련되고, 상기 제1반도체영역은 상기 제2불순물과 동일한 도전형의 불순물을 포함하고 또한 상기 제4반도체영역과 서로 인접하도록 형성되고, 상기 소자분리절연막은 상기 제4반도체영역에 도달하도록 형성되고 또한 상기 소자분리절연막의 바닥부에서 상기 PN접합이 종단하는 것을 특징으로 하는 반도체집적회로장치.
5. 제4항에 있어서, 상기 소자분리절연막을 상기 반도체기판본체의 상부에 도달하는 흠내에 형성한 것을 특징으로 하는 반도체집적회로장치.
6. 제5항에 있어서, 상기 소자분리절연막은 상기 홈의 표면에 열산화법에 의해서 절연막을 포함하는 것을 특징으로 하는 반도체집적회로장치.
7. 제4항에 있어서, 상기 에피텍셜층 중 반도체집적회로를 구성하는 입력회로 및 전원회로에 부수된 정전보호회로용의 소자형성영역에 있어서의 에피텍셜층이 불순물농도를 상기 제1반도체영역의 불순물농도와 동일 또는 그 이상으로 한 것을 특징으로 하는 반도체집적회로장치.
8. 제4항에 있어서, 아날로그회로를 구성한 것을 특징으로 하는 반도체집적회로장치.
9. 제4항에 있어서, 상기 에피텍셜층 중 메모리셀 형성영역에 있어서의 에피텍셜층의 불순물농도를 내부회로용의 소자형성영역에 있어서의 에피텍셜층의 불순물 농도보다 높은 값으로 설정한 것을 특징으로 하는 반도체 집적회로장치.
10. 제4항에 있어서, 상기 에피텍셜층 중 메모리셀 형성영역에 있어서의 에피텍셜층에 있어서 데이타선이 접속되는 반도체영역 이외의 반도체영역의 하층의 불순물농도만을 내부회로용의 소자형성영역에 있어서의 에피텍셜층의 불순물농도보다 높은 값으로 설정한 것을 특징으로 하는 반도체집적회로장치.
11. 제9항에 있어서, 상기 메모리셀이 다이나믹 랜덤 액세스 메모리의 메모리셀, 스테이틱 랜덤 액세스 메모리셀의 메모리셀 또는 리드 온리 메모리의 메모리셀인 것을 특징으로 하는 반도체집적회로장치.
12. 제4항에 있어서, 상기 에피텍셜층에 다이나믹 랜덤 액세스 메모리의 메모리셀을 마련하고, 상기 메모리셀을 구성하는 트랜스퍼 MOS·FET와 캐패시터간에 접속된 소오스 드레인용의 반도체영역의 하층에 있어서의 에피텍셜층의 불순물농도를 상기 트랜스퍼 MOS·FET와 데이타선간에 접속된 소오스 드레인용의 반도체영역의 하층에 있어서의 에피텍셜층의 불순물 농도보다 높은 값으로 설정한 것을 특징으로 하는 반도체집적회로장치.
13. 제4항에 있어서, 상기 에피텍셜층에 스테이틱 랜덤 액세스 메모리의 메모리셀을 마련하고, 상기 메모리셀은 구성하는 트랜스퍼 MOS·FET와 드라이버 MOS·FET간에 접속된 소오스 드레인용의 반도체영역의 하층에 있어서의 에피텍셜층의 불순물농도를 상기 트랜스퍼 MOS·FET와 데이타선간에 접속된 소오스 드레인용의 반도체영역의 하층에 있어서의 에피텍셜층의 불순물농도보다 높은 값으로 설정한 것을 특징으로 하는 반도체집적회로장치.
14. (a) 반도체기판본체에 제1불순물을 도입하는 공정, (b) 상기 반도체 기판본체에 상기 제1불순물과 반대도전형의 제2불순물을 도입하는 공정, (c) 상기 제1불순물 및 상기 제2불순물을 도입한 후의 반도체기판본체의 주면상에 에피텍셜층을 형성하는 공정, (d) 상기 에피텍셜층의 상면에 캡막을 형성하는 공정 및 (e) 상기 에피텍셜층 형성 후의 반도체기판본체에 대해서 열확산처리를 실시하는 것에 의해 상기 제1불순물 및 제2불순물을 확산시켜서 제1반도체영역 및 제2반도체영역의 각각을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
15. 제14항에 있어서, 상기 제1불순물 및 상기 제2불순물의 도입공정 후이고 또한 상기 에피텍셜층의 형성공정전에 상기 반도체기판본체에 대해서 손상회복을 위한 열처리를 실시하는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
16. 제15항에 있어서, 상기 열처리의 온도가 900∼1100℃인 것을 특징으로 하는 반도체집적회로장치의 제조방법.
17. 제14항에 있어서, 상기 열확산처리공정에 있어서 상기 제1불순물 및 상기 제2불순물을 에피텍셜층에 확산할 때에 상기 에피텍셜층이 주면에서 적어도 0.3㎛이상은 불순물이 확산되어 있지 않은 저농도영역이 남겨지도록 하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
18. 제14항에 있어서, 상기 에피텍셜층에 소자를 형성하기에 앞서 (f) 상기 에피텍셜층 중 상기 제1반도체영역상에 있어서의 에피텍셜층에는 상기 제1불순물과 동일도전형의 불순물을 제1불순물영역의 불순물구조보다 저농 되도록 도입하는 공정, (g) 상기 제1반도체영역 이외의 영역상에 있어서의 에피텍셜층에는 상기 제2불순물과 동일도전형의 불순물을 상기 제2반도체영역의 불순물 농도보다 저농도로 되도록 도입하는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
19. 제14항에 있어서, 상기 에피텍셜층에 소자를 형성하기에 앞서 (h) 상기 에피텍셜층의 소정의 깊이위치에 상기 에피텍셜층의 불순물고 동일도전형이고 또한 그 불순물의 농도보다 고농도의 불순물이 도입되어 이루어지는 펀치스루스토퍼용의 제3반도체영역을 형성할 때에 상기 펀치스루스토퍼용의 제3반도체영역의 하층에 있어서의 에피텍셜층부분의 불순물농도를 소정값으로 설정하는 공저을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
20. 제14항에 있어서, 상기 에피텍셜층에 소자의 형서하기에 앞서 (i) 상기 에피텍셜층의 소정의 깊이위치에 상기 에피텍셜층의 불순물과 동일도전형이고 또한 그 불순물의 농도보다 고농도의 불순물이 도입되어 이루어지는 펀치스루스토퍼용의 제3반도체영역을 형성할 때에 상기 펀치스루스토퍼용의 제3반도체영역의 상층 및 하층에 있어서의 에피텍셜층 부분의 불순물농도를 소정값으로 설정하는 공정을 갖는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
21. 제14항에 있어서, 상기 제1불순물이 n형 불순물의 인이고, 상기 제2불순물이 p형 불순물의 붕소인 것을 특징으로 하는 반도체집적회로의 제조방법.
22. 제4항에 있어서, 상기 에피텍셜층의 두께는 0.3∼3μm인 것을 특징으로 하는 반도체 집적회로장치.
23. 제1항에 있어서, 상기 에피텍셜층의 두께는 0.3∼3μm인 것을 특징으로 하는 반도체 집적회로장치.
24. 제4항에 있어서, 상기 게이트절연막은 상기 에피텍셜층의 주면을 열산화해서 형성한 산화막을 포함하는 것을 특징으로 하는 반도체집적회로장치.
25. 제4항에 있어서, 상기 게이트절연막은 상기 에피텍셜층의 주면을 열산화해서 형성한 산화막을 포함하는 것을 특징으로 하는 반도체집적회로장치.
26. 제17항에 있어서, (j) 상기 공정(e)후에 상기 에피텍셜층의 주면에 산화막을 형성하는 공정을 포함하고, 상기 산화막은 MIS·FET의 게이트절연막을 구성하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
27. 제18항에 있어서, (k) 상기 공정(f) 및 (g)후에 상기 에피텍셜층의 주면에 산화막을 형성하는 공정을 포함하고, 상기 산화막은 MIS·FET의 게이트절연막을 구성하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
28. 제20항에 있어서, (l) 상기 공정(e)후에 상기 에피텍셜층의 주면에 산화막을 형성하는 공정을 포함하고, 상기 산화막을 MIS · FET의 게이트절연막을 구성하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.