KR870010544A - 반도체 기억장치 및 그 제조 방법 - Google Patents

반도체 기억장치 및 그 제조 방법 Download PDF

Info

Publication number
KR870010544A
KR870010544A KR870003686A KR870003686A KR870010544A KR 870010544 A KR870010544 A KR 870010544A KR 870003686 A KR870003686 A KR 870003686A KR 870003686 A KR870003686 A KR 870003686A KR 870010544 A KR870010544 A KR 870010544A
Authority
KR
South Korea
Prior art keywords
misfet
region
semiconductor
source
memory device
Prior art date
Application number
KR870003686A
Other languages
English (en)
Other versions
KR960000955B1 (ko
Inventor
슈우지 이게다
사도시 메구로
노리오 스스기
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR870010544A publication Critical patent/KR870010544A/ko
Application granted granted Critical
Publication of KR960000955B1 publication Critical patent/KR960000955B1/ko
Priority to KR1019960017590A priority Critical patent/KR960010731B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 기억장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예인 SRAM의 메모리 셀을 도시한 회로도
제2도는 본 발명의 1실시예인 SRAM의 입력부를 도시한 회로도
제3도는 본 발명의 1실시예인 SRAM의 메모리 셀을 도시한 평면도.

Claims (13)

  1. 다음 사항으로 되는 반도체 기억 장치.
    그 내부에 형성된 제1도 전형의 제1반도체 영역을 가진 반도체 기관과,
    상기 제1반도체 영역에 형성된 메모리 셀, 이것은 제 1 MISFET를 포함하는 플립 플롭 회로와, 상기 플립플롭 회로의 입출력단자에 접속된 제 2 MISFET를 포함한다. 상기 제 1 MISFET의 적어도 드레인 영역은 상기 제 2 MISFET의 소오스와 드레인 영역보다 깊다. 그리고,
    상기 제1반도체 영역내의 상기 MISFET 아래에 형성된 제1도전형의 제2반도체 영역, 이것은 상기 제 1 MISFET의 드레인 영역에 접한다.
  2. 특허청구의 범위 제1항에 따른 반도체 기억 장치에 있어서.
    상기 플링 플롭 회로는 제1과 제2의 인버터 회로의 출력단자가 각각 상기 제2와 제1의 인버터 회로의 입력 단자에 접속되어서 된다. 상기 인버터 회로의 각각은 다결정 실리콘막으로 되는 저항 소자와, 상기 제1 MISFET로 된다.
  3. 특허 청구의 범위 제1항에 따른 반도체 기억장치에 있어서,
    상기 제2 MISFET의 소오스와드레인 영역은 제1영역과, 상기 제1영역과 찬넬 영역과의 사이에 형성된 제2영역으로 된다. 상기 제1영역의 불순물 농도는 상기 제2영역의 그것보다 높다.
  4. 특허 청구의 범위 제1항에 따른 반도체 기억장치에 있어서,
    상기 제1 MISFET의 드레인 영역은 상기 제1 MISFET의 게이트 전극과 겹친다.
  5. 다음 사항으로 되는 반도체 기억 장치.
    1 내부에 형성된 제1도전형의 제1반도체 영역을 가진 반도체 기판.
    상기 제1반도체 영역에 형성된 메모리 셀.
    이것은 제1 MISFET를 포함하는 플립 플롭 회로와 상기 플립 측롭 회로의 입출력 단자에 접속된 제 2 MISFET를 포함한다. 상기 제1 MISFET의 적어도 드레인 영역은 상기 제 2 MISFET의 적어도 드레인 영역은 상기 제1 MISFET의 소오스와 드레인 영역보다 깊다.
    상기 제1반도체 영역내의 상기 제1 MISFET 아래에 형성된 제1도전형의 제2반도체 영역, 이것은 상기 제1 MISFET의 드레인 영역에 접한다. 그리고
    외부 단자에 접속된 제 3 MISFET. 상기 제3 MISFET의 적어도 소오스, 드레인 영역의 한쪽은, 상기 제2 MISFET의 소오스와 드레인 영역보다 깊다.
  6. 특허청구의 범위 제5항에 따른 반도체 기억장치에 있어서,
    상기 제 1 MISFET의 드레인 영역과 상기 제 3 MISFET의 적어도 소오스, 드레인 영역의 한쪽은 동일한 깊이를 갖는다.
  7. 특허청구의 범위 제6항에 따른 반도체 기억장치에 있어서,
    상기 제3 MISFET는 파괴 방지 회로를 구성한다.
  8. 특허청구의 범위 제6항에 따른 반도체 기억 장치로서 또 다음 사항으로 된다.
    상기 제2 MISFET의 소오스와 드레인 영역과 동일한 소오스의 드레인 영역을 가진 제4 MISFET.
    여기에 있어서, 상기 제2와 제4MISFET의 소오스 및 드레인 영역은 제1영역과 상기 제1영역과 찬넬영역과의 사이에 형성된 제2영역으로 된다.
    상기 제1영역의 불숨눌 농도는 상기 제2영역의 그것보다 높다.
  9. 특허청구의 범위 제8항에 따른 반도체 기억장치에 있어서,
    상기 제1내지 제4MISFET는 n찬넬 형이다. 상기 제1도전형은 p 형이다.
  10. 특허 청구의 범위 제9항에 따른 반도체 기억장치로서 또 다음 사항으로 된다.
    상기 반도체 기판에 형성된 제2도 전형의 제3반도체의 영역, 그리고
    상기 제3반도체 영역에 형성된 p찬넬형 MISFET
  11. 특허 청구의 범위 제6항에 따른 반도체 기억장치로서 또 다음 사항으로 된다.
    상기 제1반도체 영역내에의 상기 제3MISFET아래에 형성된 제1도전형의 제4반도체 영역. 이것은 상기 제3MISFET의 드레인 영역에 접한다.
  12. 다음 사항으로 되는 반도체 기억장치의 제조방법.
    상기 반도체 기억장치는 제1도전형의 제1반도체 영역을 가진 반도체 기판과 메로리 셀을 구성하는 제1과 제2MISFET와, 상기 메모리 셀 이외의 회로를 구성하는 제3과 제4MISFET를 포함한다. 상기 제1내지 제4MISFET는 상기 제1반도체 영역에 형성된다. 상기 제1MISFET는 상기 메모리 셀의 플립플롭 회로를 구성한다. 제3MISFET는 외부단자에 접속된다.
    상기 제1반도체 영역내의 상기 제 1MISFET가 형성되는 영역에 제1도 전형의 제2반도체 영역을 형성하는 제1공정.
    상기 제1공정후, 상기 제1과 제3의 MISFET의 소오스 및 드레인 영역을 형성하는 제2공정.
    상기 제1의 MISFET의 적어도 드레인 영역, 그리고 상기 제3의 MISFET의 소오스 및 드레인 영역의 한쪽은 상기 제2반도체 영역에 접한다. 그리고 상기 제1공정후, 상기 제2와 제4의 MISFET의 소오스 및 드레인 영역을 형성하는 제3공정.
    상기 제2와 제4의 MISFET의 소오스 및 드레인 영역은, 상기 제1의 MISFET의 적어도 드레인 영역, 그리고 상기 제3의 MISFET의 소오스 및 드레인 영역의 한쪽보다 얕다.
  13. 특허청구의 범위 제12항에 따른 반도체 기억 장치의 제조 방법에 있어서,
    상기 제1의 MISFET의 적어도 드레인 영역, 그리고, 상기 제3의 MISFET의 소오스 및 드레인 영역의 한쪽을 형성하기 위한 불순물은, 상기 제1과 제3의 MISFET의 게이트 전극을 마스크로서 사용한 이온 주입에 의해서 도입된다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870003686A 1986-04-23 1987-04-17 반도체 기억 장치 및 그 제조 방법 KR960000955B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017590A KR960010731B1 (ko) 1986-04-23 1996-05-23 반도체 기억장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-92051 1986-04-23
JP61092051A JP2702909B2 (ja) 1986-04-23 1986-04-23 半導体集積回路装置
JP92051 1986-04-23

Publications (2)

Publication Number Publication Date
KR870010544A true KR870010544A (ko) 1987-11-30
KR960000955B1 KR960000955B1 (ko) 1996-01-15

Family

ID=14043711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870003686A KR960000955B1 (ko) 1986-04-23 1987-04-17 반도체 기억 장치 및 그 제조 방법

Country Status (2)

Country Link
JP (1) JP2702909B2 (ko)
KR (1) KR960000955B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2574801B2 (ja) * 1987-07-22 1997-01-22 株式会社日立製作所 半導体記憶装置及びその製造方法
JP3236720B2 (ja) * 1993-02-10 2001-12-10 三菱電機株式会社 半導体記憶装置およびその製造方法
JP2591518B2 (ja) * 1995-09-11 1997-03-19 セイコーエプソン株式会社 半導体装置
KR100650058B1 (ko) 2004-11-23 2006-11-27 주식회사 팬택 통신 단말기에서 통화 음량 조절 방법 및 그 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954260A (ja) * 1982-09-22 1984-03-29 Hitachi Ltd 半導体記憶装置およびその製造方法
JPS5984461A (ja) * 1982-11-05 1984-05-16 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
KR960000955B1 (ko) 1996-01-15
JPS62249474A (ja) 1987-10-30
JP2702909B2 (ja) 1998-01-26

Similar Documents

Publication Publication Date Title
KR860006840A (ko) 반도체 집적회로장치 및 그 제조방법
KR850006656A (ko) 반도체 집적회로장치의 제조방법
KR870004496A (ko) 반도체 기억 장치
KR850002639A (ko) 반도체 기억장치
KR890016651A (ko) 반도체 집적회로 장치의 제조방법
KR910001993A (ko) 반도체장치의 제조방법
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
KR890013796A (ko) 반도체장치 및 그 제조방법
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법
KR860009489A (ko) 반도체 집적회로장치 및 그 제조방법
KR920010903A (ko) 스태틱 랜덤 액세스 메모리용 셀
KR890017769A (ko) 반도체 장치 및 제조방법
KR880006779A (ko) 반도체 집적회로 장치 및 그 제조 방법
KR900017104A (ko) Mos형 전계효과트랜지스터
KR870010544A (ko) 반도체 기억장치 및 그 제조 방법
KR920017242A (ko) 바이씨모스장치의 제조방법
KR900015311A (ko) 반도체장치 및 그 제조방법
KR910003834A (ko) 반도체장치의 제조방법
KR890011116A (ko) 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법
JPS6350070A (ja) 縦型ｍｏｓ電界効果トランジスタ
GB1298375A (en) Method of making field effect transistors
KR920018982A (ko) 반도체 장치 및 반도체 기억장치
KR950026008A (ko) 게이트전극 공유 트랜지스터
KR840001780A (ko) 반도체 기억장치(半導體記憶裝置)
JPS6410657A (en) Input-protective device in complementary type mos device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
O035 Opposition [patent]: request for opposition
O122 Withdrawal of opposition [patent]
E701 Decision to grant or registration of patent right
O073 Decision to grant registration after opposition [patent]: decision to grant registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030107

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee