KR960015858A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR960015858A
KR960015858A KR1019950037224A KR19950037224A KR960015858A KR 960015858 A KR960015858 A KR 960015858A KR 1019950037224 A KR1019950037224 A KR 1019950037224A KR 19950037224 A KR19950037224 A KR 19950037224A KR 960015858 A KR960015858 A KR 960015858A
Authority
KR
South Korea
Prior art keywords
concentration
impurity region
semiconductor substrate
region
impurity
Prior art date
Application number
KR1019950037224A
Other languages
English (en)
Other versions
KR100211635B1 (ko
Inventor
다까끼 무라까미
겐지 야수무라
시게루 시라다께
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960015858A publication Critical patent/KR960015858A/ko
Application granted granted Critical
Publication of KR100211635B1 publication Critical patent/KR100211635B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

p-실리콘 기판(1), 소자분리영역(60)의 표면에는 분리산화막(5)가 형성되어 있다. 이 분리산화막(5)에 의해서 분리된 소자형성영역(50)에는,1대 형소-스/드레인영역(11)을 가지는 nMOS드랜지스터(20) 이 형성되어 있다. p-실리콘 기판(1)에는, 소자분리영역(60)에서는 분리산화막(5)의 아랫쪽에 닿도록 하고, 또 소자형성영역(50)에서는 p-실리콘 기판(1)의 표면에서 소정의 깊이로 늘어나도록 p·불순물 확산영역(3)이 형성되어 있다.
분리산화막(5)의 측만부에는, n형 소-스/드레인 영역(11)에 접하도록, p-실리콘 기판(1)보다 p형 불순물농도가 높은 p형 불순물 확산영역(13)이 형성되어 있다. 이 배열로 결정결함이 공핍층안에 분포하는 것에 의해 생기는 리이크 전류의 발생을 감소시킬수가 있다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제9도는 본 발명의 실시예 1에서의 반도체장치의 제조방법을 프로세스순으로 나타내는 개략도.

Claims (8)

  1. 주표면을 가지고, 제1농도로 제1도전형의 불순물을 가지는 제1도전형의 반도체 기판(1)과, 상기 반도체기판의 주표면에 소자형성영역(50)을 분리하도록 형성된 분리/절연막(5)과, 상기 반도체 기판 내에서 상기 분리절연막의 하면에 접하도록 위치하고 상기 제1의 농도보다 높은 제2의 농도로 제1도전형의 불순물을 가지는 제1도전형의 제1불순물영역(3)과, 상기 분리절연막에 인접하는 소자형성영역 내에시 상기 반도체 기판의 주표면에 형성된 제2도전형의 제2불순물 영역(11)과, 상기 제l불순물영역과 상기 제2불순물영역과의 사이에서, 상기 분리절연막에 평행하도록, 또한 상기 제2불순물영역에 접하도록 상기 반도체 기판 내에 형성되어, 상기 제1의 농도보다 높고 상기 제2의 농도보다 낮은 제3의 농도로 제1도전형의 불순물을 가지는 제1도전형의 제3불순물영역(13)을 갖춘 반도체 장치.
  2. 제1항에 있어서, 상기 제1불순물영역(3)은 상기 반도체기판 내에서 상기 분리절연막(5)의 하면에 접한 위치에서 소자형성영역(50)내의 소정의 깊이로 연장되어, 제1도전형의 불순물 농도 피-크(정점)를 가지는 반도체 장치.
  3. 제1항에 있어서, 상기 제3불순물영역(13)은 제2불순물영역11의 하면에 나란히 연장되어 있는 반도체 장치.
  4. 제l항에 있어서, 1쌍의 소-스/드레인 영역(11)을 가지는 MIS트랜지스터(20)을 상기 반도체기판(1)의 주표면에 더 형성하고, 상기 불순물영역(11)은 상기 MIS트랜지스터의 상기 소-스/드레인 영역인 반도체 장치.
  5. 제1항에 있어서, 상기 제1의 농도는 실질적으로 1×1015㎝-3이고, 제2의 농도는1×1017㎝-3상 1×1018㎝-3이하이고, 상기 제3의 농도는 1×l016㎝-3이상 1×1017㎝-3이하인 반도체 장치.
  6. 제1항에 있어서, 상기 제2의 불순물영역(11)은 비교적 저농도의 불순물영역(7)과 비교적 고농도의 불순물영역(9)가 구성되는 LDD구조를 가지는 반도체 장치.
  7. 제1의 농도로 제1도전형의 불순물을 가지는 제1도전형의 반도체기판(1)의 주표면에 소자형성영역(50)을 분리하도록 분리절연막(5)를 형성하는 프로세스와, 상기 제1의 농도보다 높은 제2의 농도로 제1도전형의 불순물을 가지는 제1도전형의 제1불순물영역(3)을, 상기 반도체기판 내에서 상기 분리절연막의 하면에 접하도록 형성하는 프로세스와, 상기 분리절연막에 인접하는 소자형성영역 내에서 상기 반도체기관의 주표면에 제2도전형의 제2불순물영역(11)을 형성하는 프로세스와, 상기 제1의 농도보다 높고 상기 제2의 농도보다 낮은 제3의 농도로 제1도전형의 불순물을 가지는 제1도전형의 제3불순물영역(13)을, 상기 제1불순물영역과 상기 제2불순물영역과의 사이에서 상기 분리절연막에 평행하도록, 또 상기 제2불순물영역에 접하도록 상기 반도체기판내에 형성하는 프로세스를 갖춘 반도체 장치의 제조방법.
  8. 제7항에 있어서, 상기 제3불순물영역(I3)을 형성하는 프로세스는, 경사회전주입법에 의해 상기 반도체기판(1)에, 제1도전형의 불순물을 상기 반도체기판의 주표면에 직교하는 법선에 대해 30도 이상 60도 이하의 각도로 주입하는 프로세스를 포함하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950037224A 1994-10-25 1995-10-25 반도체장치 및 그 제조방법 KR100211635B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-260400 1994-10-25
JP6260400A JPH08125180A (ja) 1994-10-25 1994-10-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR960015858A true KR960015858A (ko) 1996-05-22
KR100211635B1 KR100211635B1 (ko) 1999-08-02

Family

ID=17347392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037224A KR100211635B1 (ko) 1994-10-25 1995-10-25 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US5623154A (ko)
JP (1) JPH08125180A (ko)
KR (1) KR100211635B1 (ko)
TW (1) TW320743B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JP2778550B2 (ja) * 1995-09-08 1998-07-23 日本電気株式会社 半導体集積回路の製造方法
JPH1050994A (ja) * 1996-08-05 1998-02-20 Sharp Corp 半導体装置の製造方法
JPH118387A (ja) * 1997-06-18 1999-01-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11204786A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp 高耐圧絶縁ゲート型電界効果トランジスタを有する半導体装置およびその製造方法
US6555894B2 (en) * 1998-04-20 2003-04-29 Intersil Americas Inc. Device with patterned wells and method for forming same
US6072216A (en) * 1998-05-01 2000-06-06 Siliconix Incorporated Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance
US6225662B1 (en) * 1998-07-28 2001-05-01 Philips Semiconductors, Inc. Semiconductor structure with heavily doped buried breakdown region
KR100393200B1 (ko) * 2001-02-20 2003-07-31 페어차일드코리아반도체 주식회사 정전기적 방전으로부터의 보호를 위한 필드 트랜지스터 및그 제조방법
US6586817B1 (en) * 2001-05-18 2003-07-01 Sun Microsystems, Inc. Device including a resistive path to introduce an equivalent RC circuit
KR101044609B1 (ko) * 2003-12-01 2011-06-29 매그나칩 반도체 유한회사 반도체소자 및 그 형성방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649629A (en) * 1985-07-29 1987-03-17 Thomson Components - Mostek Corp. Method of late programming a read only memory
JPS63300567A (ja) * 1987-05-29 1988-12-07 Nec Corp 浮遊ゲ−ト型絶縁ゲ−ト電界効果トランジスタ
JP2727552B2 (ja) * 1988-02-29 1998-03-11 ソニー株式会社 半導体装置の製造方法
JP2897215B2 (ja) * 1988-07-15 1999-05-31 ソニー株式会社 半導体装置の製造方法
JPH02133929A (ja) * 1988-11-15 1990-05-23 Fujitsu Ltd 半導体装置およびその製造方法
JPH0399430A (ja) * 1989-09-12 1991-04-24 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04196341A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 半導体装置の製造方法
US5466957A (en) * 1991-10-31 1995-11-14 Sharp Kabushiki Kaisha Transistor having source-to-drain nonuniformly-doped channel and method for fabricating the same
JPH05335568A (ja) * 1992-05-29 1993-12-17 Toshiba Corp 半導体装置及びその製造方法
JP3435173B2 (ja) * 1992-07-10 2003-08-11 株式会社日立製作所 半導体装置
JP2848757B2 (ja) * 1993-03-19 1999-01-20 シャープ株式会社 電界効果トランジスタおよびその製造方法

Also Published As

Publication number Publication date
KR100211635B1 (ko) 1999-08-02
US5623154A (en) 1997-04-22
JPH08125180A (ja) 1996-05-17
TW320743B (ko) 1997-11-21

Similar Documents

Publication Publication Date Title
KR840008537A (ko) 반도체장치
KR940001427A (ko) 박막 반도체 장치와 그 제작방법
KR960002556A (ko) 반도체소자 및 그 제조방법
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
KR970054364A (ko) 반도체 장치 및 그 제조 방법
KR960002809A (ko) Soi기판에 형성한 cmos트랜지스터 및 그 soi기판의 제조방법
KR960015858A (ko) 반도체장치 및 그 제조방법
KR940004846A (ko) 반도체장치 및 그 제조방법
KR960015960A (ko) 반도체 장치
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
KR960043237A (ko) 메모리 셀 영역과 주변 회로 영역을 가지는 반도체 기억 장치 및 그의 제조방법
KR960002889A (ko) 반도체 장치 및 그 제조방법
KR940010384A (ko) 박막트랜지스터 제조방법
KR920022563A (ko) 반도체 장치 및 그 제조방법
KR980005890A (ko) 고전압 반도체 소자 및 그의 제조방법
KR930011223A (ko) 바이씨모스 트랜지스터 및 그 제조방법
KR950034619A (ko) 수평형 절연게이트 바이폴라 트랜지스터
KR970024283A (ko) 모스 트랜지스터 및 그 제조방법
KR950015824A (ko) 고전력 대칭형 엘디모스 및 그 제조 방법
KR960002891A (ko) 반도체소자 및 그 제조방법
KR960019611A (ko) 반도체소자 제조방법
KR960012516A (ko) 스태틱 랜덤 억세스 메모리 소자 및 그 제조방법
KR960002746A (ko) 쎅포스(sepox)법에 의해 소자분리된 반도체 장치 및 그 제조방법
JPH05183131A (ja) 薄膜トランジスタ
KR910015050A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee