KR960002891A - 반도체소자 및 그 제조방법 - Google Patents
반도체소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR960002891A KR960002891A KR1019940012818A KR19940012818A KR960002891A KR 960002891 A KR960002891 A KR 960002891A KR 1019940012818 A KR1019940012818 A KR 1019940012818A KR 19940012818 A KR19940012818 A KR 19940012818A KR 960002891 A KR960002891 A KR 960002891A
- Authority
- KR
- South Korea
- Prior art keywords
- well region
- region
- conductive
- semiconductor substrate
- well
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 3중 웰 구조를 갖는 반도체소자 및 그 제조방법에 관한 것으로서, P형 반도체기판의 일측상에 소정 부분이 오픈되어 있는 N형 웰영역을 형성하고, 상기 반도체기판의 타측 및 N형 웰영역내의 오픈된 부분에 상기 N형 웰영역 보다 얕은 깊이로 각각 제1 및 제2P형 웰영역을 형성한 후, 상기 2P형 웰영역 하부에 매립 N형 웰영역을 형성하여 상기 오픈된 N형 웰영역 부분을 하측에서 연결하여 N형 웰영역에 의해 고립되어 있는 P형 웰영역을 형성하여 상기 고립되어 있는 P형 웰영역내의 N형 불순물 농도를 최소화하였으므로, 상기 고립된 P형 웰영역에 형성되는 N모스 전계효과 트랜지스터의 이동도가 증가되는 등 특성이 개선되어 공정수율 및 소자동작의 신뢰성이 향상된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2D도는 본 발명에 따른 3중 웰 구조를 갖는 반도체 소자의 제조 공정도.
Claims (6)
- 제1도전형의 반도체기판상의 일측에 소정의 오픈영역을 갖는 제2도전형의 제1웰영역과, 상기 제1원영역의 오픈영역과 반도체기판의다른 부분에 형성되어 있으며, 깊이가 상기 제1웰영역보다 얕게 형성되어 있는 제1도전형의 제2및 제3월영역과, 상기 제1월영역의 오픈영역에 형성되어 있는 제2월영역의 하부에 형성되어 있는 제2도전형의 매립 웰영역을 구비하는 반도체소자.
- 제1항에 있어서, 상기 제1 및 제2도전형이 서로 반대 도전형이며, 각각 P 및 N형인 것을 특징으로 하는 반도체소자.
- 제1도전형의 반도체기판상의 일측에 소정의 오픈영역을 갖는 제2도전형의 제1웰영역과, 상기 제1웰영역의 오픈영역과 반도체기판의 다른 부분에 형성되어 있으며, 깊이가 상기 제1웰영역 보다 얕게 형성되어 있는 제1도전형의 제2 및 제3웰영역과, 상기 제1웰영역의 오픈영역에 형성되어 있는 제2웰영역의 하부에 형성되어있는 제2도전형의 매립 웰영역과, 상기 제1, 제2 및 제3월영역 경계 부분의 반도체기판상에 형성되어 있는 소자분리절연막과, 상기 반도체기판상에 형성되어 있는 게이트산화막과, 상기 게이트산화막상에 형성되어 있는 게이트전극들과, 상기 게이트전극들 양측의 제1웰영역 및 제2, 제3웰영역에 각각 제1 및 제2도전형의 불순물 형성되어 있는 활성영역들을 구비하는 반도체소자.
- 제1도전형의 반도체기판상의 일측에 소정의 오픈영역을 갖는 제2도전형의 제1월영역을 형성하는 공정과, 상기 제1월영역들의 오픈영역 및 반도체기판의 다른 부분에 깊이가 상기 제1웰영역 보다 얕게 제2 및 제3웰영역을 제1도전형의 불순물로 형성하는 공정과, 상기 제2웰영역의 하부에서 제2도전형의 매립 웰영역을 형성하는 공정을 구비하는 반도체소자의 제조방법.
- 제4항에 있어서, 상기 제1웰영역역을 1016-1018cm-3정도의 도핑농도로서. 깊이는 약1.5-5.0um정도로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4항에 있어서, 상기 제2 및 제3웰영역역을 1016-1018cm-3정도의 도핑농도로서. 깊이는 약1.0-4.5um정도로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940012818A KR100278910B1 (ko) | 1994-06-08 | 1994-06-08 | 반도체소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940012818A KR100278910B1 (ko) | 1994-06-08 | 1994-06-08 | 반도체소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002891A true KR960002891A (ko) | 1996-01-26 |
| KR100278910B1 KR100278910B1 (ko) | 2001-02-01 |
Family
ID=66685738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940012818A KR100278910B1 (ko) | 1994-06-08 | 1994-06-08 | 반도체소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100278910B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483029B1 (ko) * | 1998-06-29 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 삼중웰 제조방법 |
-
1994
- 1994-06-08 KR KR1019940012818A patent/KR100278910B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100278910B1 (ko) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002556A (ko) | 반도체소자 및 그 제조방법 | |
| KR960036041A (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR950034767A (ko) | Mis형 반도체장치 | |
| KR920001753A (ko) | 종형 mos 트랜지스터와 그 제조 방법 | |
| KR980006025A (ko) | 상보형 반도체 장치 및 그 제조 방법 | |
| KR890016651A (ko) | 반도체 집적회로 장치의 제조방법 | |
| KR880005693A (ko) | Mosfet 구조물 및 이의 제조 방법 | |
| KR940004846A (ko) | 반도체장치 및 그 제조방법 | |
| KR950034822A (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| KR970072204A (ko) | 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법 | |
| KR960015858A (ko) | 반도체장치 및 그 제조방법 | |
| JP2882291B2 (ja) | 高耐圧ダイオード及びその製造方法 | |
| KR960006042A (ko) | 반도체장치 및 그 제조방법 | |
| KR960002891A (ko) | 반도체소자 및 그 제조방법 | |
| KR890011116A (ko) | 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법 | |
| KR950034667A (ko) | 반도체 소자 및 그 제조방법 | |
| KR960002889A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970053872A (ko) | 바이 모스 트랜지스터의 제조 방법 | |
| KR930011223A (ko) | 바이씨모스 트랜지스터 및 그 제조방법 | |
| KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR890013792A (ko) | 반도체장치 및 그 제조방법 | |
| KR950021665A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR970024156A (ko) | 셀영역과 주변회로 영역 사이의 단차 개선방법 | |
| JPS6224954B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |