KR950021665A - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR950021665A
KR950021665A KR1019930032278A KR930032278A KR950021665A KR 950021665 A KR950021665 A KR 950021665A KR 1019930032278 A KR1019930032278 A KR 1019930032278A KR 930032278 A KR930032278 A KR 930032278A KR 950021665 A KR950021665 A KR 950021665A
Authority
KR
South Korea
Prior art keywords
trench
doped region
insulating layer
forming
semiconductor substrate
Prior art date
Application number
KR1019930032278A
Other languages
English (en)
Other versions
KR970008446B1 (ko
Inventor
신헌종
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930032278A priority Critical patent/KR970008446B1/ko
Publication of KR950021665A publication Critical patent/KR950021665A/ko
Application granted granted Critical
Publication of KR970008446B1 publication Critical patent/KR970008446B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 장치 및 그의 제조 방법에 관한 것으로서, 특히 SRAM 셀에 포함되는 CMOS 트랜지스터의 구조 및 그의 제조 방법을 개시한다. 구조에 있어서, CMOS트랜지스터의 PMOS 트랜지스터 및 NMOS 트랜지스터는 모두 수직형 트랜지스터로 구성되며, PMOS 트랜지스터의 소오스 또는 드레인 및 채널에 의하여 좌우로 분 리된 형태를 갖는 게이트 전극은 PMOS 트랜지스터 및 NMOS 트랜지스터에 의하여 공유된다. PMOS 트랜지스터의채널의 하부에는 PMOS 트랜지스터의 소오스 영역 및 NMOS 트랜지스터의 드레인 영역이 형성되어 있다. 이를 위한 제조 방법에 있어서는, 반도체 기판에 NMOS 트랜지스터를 위한 N형 도핑영역이 형성되고, 그 중앙에 트랜치가 형성된다. 게이트 전극을 위한 물질층 및 절연층들이 형성되고, 다시 트랜치의 내분에 대응되는 부위들이 식각되며, 식각에 의하여 노출된 반도체 기판에, NMOS트랜지스터의 드레인 및 PMOS 트랜지스터의 소오스가 형성된다 그리고, 식각에 의하여 형성된 트랜치를 채우면서 반도체물질층이 형성된 후, 그 상부에 PMOS 트랜지스터의 드레인 형성을 위하여 불순물이 도핑되고 패터닝된다.

Description

반도체 장치 및 그의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 제4도에 대응되는 본 발명에 따른 반도체 장치를 나타낸 단면도이다.
제6A도 내지 제6F도는 본 발명에 따른 반도체 제조 방법의 공정 순서에 따른 중간 구조물들의 단면도들을 순차적으로 나타낸 것이다.

Claims (3)

  1. 바닥면 및 양측벽을 갖는 트랜치가 형성되어 있는 반도체 기판; 상기 트랜치의 바닥면의 하부에 인접되어 있는 상기 반도체 기판내에 형성되어 있으며, 제1도전형을 갖는 제1도핑영역; 상기 제1도전형 제1도핑영역을 그 안에 포함하면서 상기 반도체 기판내에 형성되어 있으며, 제3도전형을 갖는 제2도핑영역; 상기 트랜치 상부에 인접한 부위에 인접한 반도체 기판내에 형성되어 있으며, 제2도전형을 갖는 적어도 하나의 제3도핑영역; 상기 제1도핑영역을 노출시키는 개구부를 가지면서, 상기 트랜치의 내면 및 상기 반도체 기판의 윗표면상에 형성되어 있는 제1절연층; 상기 트랜치 구조를 유지함과 동시에 상기 제1도핑영역을 노출시키면서, 상기 제1절연층의 표면상에 형성되어 있는 게이트 전극층; 상기 게이트 전극층의 윗표면상에 형성되어 있는 제2절연층; 상기 트랜치 구조를 유지함과 동시에 상기 제1도핑영역을 노출시키면서, 상기 게이트 전극층의 측면상에 형성되어 있는 제3절연층; 상기 제1도핑영역에 접속되면서, 상기 트랜치의 내부 하측에 형성되어 있는 반도체 영역; 및 상기 트랜치의 내부 상측 및 제2절연층의 윗표면상에 형성되어 있으며, 제1도전형을 갖는 제4도핑영역을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 반도체 기판내에 제1도전형 불순물을 도핑하여 제1도핑영역을 형성하는 공정; 상기 제1도핑영역의 중앙부위 및 그 하부에 위치하는 반도체 기판을 선택적으로 식각하여 바닥면 및 양측벽을 갖는 제1트랜치를 형성하는 공정; 상기 결과물상에 상기 제1트랜치 구조를 유지하도록 하면서 제1절연층을 형성하는 공정; 상기 제1트랜치의 내부를 채우고 상기 제1절연층의 상부에 위치하게 되는 게이트 전극 물질층을 형성하는 공정; 상기 게이트 전극 물질층의 상부에 제2절연층을 형성하는 공정; 상기 제1트랜치내에 포함되는 상기 제2절연층, 상기 게이트 전극 물질층 및 상기 제1절연층을 순차적이면서도 선택적으로 식각하여, 상기 반도체 기판으로 이루어진 바닥면 및 상기 게이트 전극 물질층으로 이루어진 양측벽을 갖는 제2트랜치를 형성하는 공정; 상기 제2트랜치의 바닥면에 해당되는 반도체 기판상에 제1도전형 불순물을 도핑하여 제2도핑영역을 형성하는 공정; 상기 제2도핑영역내에 제2도전형 불순물을 도핑하여, 제3도핑영역을 형성하는 공정; 상기 제2트랜치의 양측벽에 제3절연층을 형성하는 공정; 상기 제2절연층 및 상기 제3절연층으로 이루어진 표면상에, 상기 제2트랜치를 채우게 되는 반도체 물질층을 형성하는 공정; 및 상기 제2트랜치의 상부에 인접하는 상기 반도체 물질층에 제2도전형 불순물을 도핑하여 제4도핑영역을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 제4도핑영역을 형성하는 공정 후 상기 반도체 물질층을 선택적으로 식각하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930032278A 1993-12-31 1993-12-31 반도체 장치 및 그의 제조 방법 KR970008446B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930032278A KR970008446B1 (ko) 1993-12-31 1993-12-31 반도체 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930032278A KR970008446B1 (ko) 1993-12-31 1993-12-31 반도체 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR950021665A true KR950021665A (ko) 1995-07-26
KR970008446B1 KR970008446B1 (ko) 1997-05-24

Family

ID=19375144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930032278A KR970008446B1 (ko) 1993-12-31 1993-12-31 반도체 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR970008446B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400325B1 (ko) * 2001-12-31 2003-10-01 주식회사 하이닉스반도체 수직형 트랜지스터 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924873B1 (ko) * 2007-12-27 2009-11-02 주식회사 동부하이텍 씨모스 트랜지스터 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400325B1 (ko) * 2001-12-31 2003-10-01 주식회사 하이닉스반도체 수직형 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
KR970008446B1 (ko) 1997-05-24

Similar Documents

Publication Publication Date Title
KR0131723B1 (ko) 반도체소자 및 그 제조방법
KR930017188A (ko) 전계효과 트랜지스터 및 그 제조방법
KR950021772A (ko) 적어도 하나의 모오스(mos) 트랜지스터를 구비한 집적회로의 제조방법
KR920022532A (ko) 이중 수직 채널을 갖는 스태틱램 및 그 제조방법
KR960026895A (ko) 이이피롬 셀 및 그 제조방법
KR920020756A (ko) 반도체 장치 및 그의 제조방법
KR880700473A (ko) Mos 트렌치 트랜지스터 장치 및 그 제조 방법
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
KR970054083A (ko) 상보형 모스(cmos) 트랜지스터 및 그 제조방법
KR960026951A (ko) 트랜지스터 및 그 제조 방법
KR100422412B1 (ko) 수직 실리콘-온-인슐레이터 구조의 원통형 트랜지스터 및그 제조 방법
KR920022546A (ko) 모오스 트랜지스터의 구조 및 그 제조방법
KR950034667A (ko) 반도체 소자 및 그 제조방법
KR960006042A (ko) 반도체장치 및 그 제조방법
KR950021665A (ko) 반도체 장치 및 그의 제조방법
KR100192470B1 (ko) 씨엠오에스 인버터 구조 및 제조방법
KR930020724A (ko) 전계효과 트랜지스터 및 이의 제조방법
KR950004604A (ko) 에스오아이(soi)트랜지스터 구조 및 제조방법
KR930017119A (ko) 에스오아이(soi)형 반도체 장치와 그 제조방법
KR960039346A (ko) 반도체 소자의 구조 및 제조방법
KR940027159A (ko) 반도체장치 및 그 제조방법
KR960032772A (ko) 트렌치를 이용한 반도체 장치 및 그 제조방법
KR960002891A (ko) 반도체소자 및 그 제조방법
KR970054442A (ko) 파워 접합 전계 효과 트랜지스터 및 그 제조방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020708

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee